本申请提供了一种静电防护电路、阵列基板及显示装置。该静电防护电路包括：第一晶体管，具有第一栅极、第一源/漏极和第二源/漏极，第一栅极与第一源/漏极电连接且作为第一输入端；第二晶体管，具有第二栅极、第三源/漏极和第四源/漏极，第二栅极与第三源/漏极电连接且作为第二输入端；第三晶体管，具有第三栅极、第五源/漏极和第六源/漏极，第五源/漏极和第六源/漏极分别电连接于第一输入端和第二输入端；第一电容器，包括第一电极和第二电极，第二源/漏极和第三栅极电连接于第二电极，第四源/漏极电连接于第一电极，以在静电释放时用于保持第三晶体管导通。该静电防护电路可有效提高静电防护效果且结构简单。静电防护效果且结构简单。静电防护效果且结构简单。
【技术实现步骤摘要】
静电防护电路、阵列基板及显示装置
[0001]本专利技术涉及显示
，特别是涉及一种静电防护电路、阵列基板及显示装置。
技术介绍
[0002]在显示
，显示装置由于其可视性被广泛运用于各领域。在显示装置的长期使用过程中，常常伴随着静电积累而发生静电释放对显示面板造成严重地损坏，使得显示装置的功能失调。
[0003]目前，显示装置在设计之处就会考虑到面内静电累积释放的问题，在显示面板中加入静电防护结构，将累积在面内的静电排出或消除。然而，目前显示装置中的静电防护结构静电防护效果较差，结构较为复杂。
技术实现思路
[0004]本申请提供的静电防护电路、阵列基板及显示装置，旨在解决现有显示装置中静电防护电路静电防护效果差、结构复杂的问题。
[0005]为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种静电防护电路；该静电防护电路包括：
[0006]第一晶体管，具有第一栅极、第一源/漏极和第二源/漏极，所述第一栅极与所述第一源/漏极电连接，且作为第一输入端电连接于第一信号端；
[0007]第二晶体管，具有第二栅极、第三源/漏极和第四源/漏极，所述第二栅极与第三源/漏极电连接，且作为第二输入端电连接于第二信号端；
[0008]第三晶体管，具有第三栅极、第五源/漏极和第六源/漏极，所述第五源/漏极和所述第六源/漏极分别电连接于所述第一输入端和所述第二输入端；
[0009]第一电容器，所述第一电容器包括第一电极和第二电极，所述第一晶体管的所述第二源/漏极和所述第三晶体管的所述第三栅极电连接于所述第二电极，所述第二晶体管的所述第四源/漏极电连接于所述第一电极，以在静电释放时用于保持所述第三晶体管导通。
[0010]其中，所述静电防护电路还包括第二电容器，所述第二电容器包括第三电极和第四电极，所述第一晶体管的所述第二源/漏极电连接于所述第二电容器的所述第三电极，所述第二电容器的所述第四电极电连接于所述第一电容器的所述第二电极，使得所述第一晶体管的所述第二源/漏极通过所述第二电容器电连接于所述第一电容器的第二电极，所述第三晶体管的所述第三栅极电连接于所述第二电极与所述第四电极之间的连接点。
[0011]其中，所述第三栅极与所述第二电极为同一电极，且与所述第一电极间隔且相对设置形成所述第一电容器；或，所述第三栅极与所述第四电极为同一电极，且与所述第三电极间隔且相对设置形成所述第二电容器。
[0012]其中，所述第一信号端的输出信号为公共电压信号，所述第二信号端的输出信号为数据驱动信号或扫描信号。
[0013]为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种阵列基板；该阵列基板包括：
[0014]衬底；
[0015]阵列单元，设置于所述衬底上，包括多个阵列排布的像素驱动电路；
[0016]驱动单元，设置于所衬底上且位于阵列单元的周围，包括多条驱动信号线线以及多条公共信号线，所述驱动信号线和所述公共信号线分别电连接所述驱动单元与对应的所述像素驱动电路；
[0017]静电防护电路，设置于所述衬底上且位于所述阵列单元与所述驱动单元之间，所述静电防护电路包括第一输入端和第二输入端，所述第一输入端电连接于所述驱动信号线，所述第二端电连接于所述公共信号端；所述静电防护电路为如上述技术方案所涉及的静电防护电路，以用于消除所述阵列单元和所述驱动单元产生的静电。
[0018]其中，所述静电防护电路包括：
[0019]第一金属层，设置于所述衬底的一侧，所述第一金属层包括第一晶体管的第一栅极、第二晶体管的第二栅极和第一电容器的第一电极；
[0020]第一绝缘层，设置于所述第一金属层背离所述衬底的一侧，且覆盖所述第一金属层；
[0021]第二金属层，设置于所述第一绝缘层背离所述衬底的一侧，所述第二金属层包括所述第一晶体管的第一源/漏极和第二源/漏极、所述第二晶体管的第三源/漏极和第四源/漏极、所述第三晶体管的第五源/漏极和第六源/漏极，以及多条金属走线；其中，所述第一源/漏极通过所述金属走线与所述第五源/漏极电连接且作为第一输入端，所述第二源/漏极与所述第一电容器的第二电极电连接，所述第三源/漏极通过所述金属走线与所述第六源/漏极电连接且作为所述第二输入端；所述第一晶体管的所述第一栅极通过第一过孔电连接于所述第一源/漏极；所述第二晶体管的所述第二栅极通过第二过孔电连接于所述第三源/漏极；
[0022]第二绝缘层，设置于所述第二金属层背离所述衬底的一侧；
[0023]导电连接层，包括第一连接部和第二连接部，所述第一连接部的两端分别电连接于所述第二源/漏极和所述第三晶体管的第三栅极，所述第二连接部的两端分别电连接于所述第四源/漏极和所述第一电极。
[0024]其中，所述第一金属层还包括所述第三晶体管的第三栅极，所述第二金属层还包括所述第一电容器的所述第二电极。
[0025]其中，所述静电防护电路还包括：
[0026]第三金属层，设置于所述第一绝缘层背离所衬底的一侧，所述三金属层包括所述第一电容器的所述第二电极，所述第二电极与所述第一电极相对设置，以形成所述第一电容器，且所述第二电极与所述第三栅极为同一电极；
[0027]第三绝缘层，设置于所述第三金属层与所述第二金属层之间，且覆盖所述第三金属层。
[0028]其中，所述驱动信号线包括栅极信号线和数据信号线，所述公共信号线包括公共电极信号线、接地信号线。
[0029]为了解决上述技术问题，本申请提供的第三个技术方案为：提供一种显示装置；该
显示装置包括：
[0030]显示单元，用于显示图像；
[0031]阵列基板，与所述显示单元电连接，以驱动显示单元显示图像，所述阵列基板为如上述技术方案所涉及的阵列基板。
[0032]本申请的有益效果：区别于现有技术，本申请提供了一种静电防护电路、阵列基板及显示装置。该静电防护电路包括第一晶体管、第二晶体管、第三晶体管，通过将第一晶体管的第一栅极与第一源/漏极电连接，且作为第一输入端电连接于第一信号端，将第二晶体管的第二栅极与第三源/漏极电连接，且作为第二输入端电连接于第二信号端，将第一晶体管和第二晶体管的输出节点电连接于第三晶体管的第三栅极，并将第三晶体管的第五源/极和第六源/漏极分别电连接于第一输入端和第二输入端，以形成该静电防护电路，可用于消除电子设备中产生和积累的静电。同时，通过在第二晶体管输出端(第四源/漏极)与第三晶体管的第三栅极之间引入第一电容器，将第二晶体管的第四源/漏极电连接于第一电容器的第一电极，将第一晶体管的第二源/漏极和第三晶体管的第三栅极电连接于第一电容器的第二电极，可在第一信号端和/或第二信号端因静电积累导致电压突然跳变时，在第一电容器的耦合作用下使第一电容器另一端的电压也跳变相应的压差，从而使得第三晶体管导通，使静电从第一输入端通过第三晶体管向第二信号端释放而中和静电，或使静电从第二输入端通过第三晶体管向第一信本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种静电防护电路，包括：第一晶体管，具有第一栅极、第一源/漏极和第二源/漏极，所述第一栅极与所述第一源/漏极电连接，且作为第一输入端电连接于第一信号端；第二晶体管，具有第二栅极、第三源/漏极和第四源/漏极，所述第二栅极与第三源/漏极电连接，且作为第二输入端电连接于第二信号端；第三晶体管，具有第三栅极、第五源/漏极和第六源/漏极，所述第五源/漏极和所述第六源/漏极分别电连接于所述第一输入端和所述第二输入端；其特征在于，所述静电防护电路还包括第一电容器，所述第一电容器包括第一电极和第二电极，所述第一晶体管的所述第二源/漏极和所述第三晶体管的所述第三栅极电连接于所述第二电极，所述第二晶体管的所述第四源/漏极电连接于所述第一电极，以在静电释放时用于保持所述第三晶体管导通。2.根据权利要求1所述的静电防护电路，其特征在于，所述静电防护电路还包括第二电容器，所述第二电容器包括第三电极和第四电极，所述第一晶体管的所述第二源/漏极电连接于所述第二电容器的所述第三电极，所述第二电容器的所述第四电极电连接于所述第一电容器的所述第二电极，使得所述第一晶体管的所述第二源/漏极通过所述第二电容器电连接于所述第一电容器的第二电极，所述第三晶体管的所述第三栅极电连接于所述第二电极与所述第四电极之间的连接点。3.根据权利要求1或2所述的静电防护电路，其特征在于，所述第三栅极与所述第二电极为同一电极，且与所述第一电极间隔且相对设置形成所述第一电容器；或，所述第三栅极与所述第四电极为同一电极，且与所述第三电极间隔且相对设置形成所述第二电容器。4.根据权利要求1所述的静电防护电路，其特征在于，所述第一信号端的输出信号为公共电压信号，所述第二信号端的输出信号为数据驱动信号或扫描信号。5.一种阵列基板，其特征在于，包括：衬底；阵列单元，设置于所述衬底上，包括多个阵列排布的像素驱动电路；驱动单元，设置于所述衬底上且位于所述阵列单元的周围，包括多条驱动信号线以及多条公共信号线，所述驱动信号线和所述公共信号线分别电连接所述驱动单元与对应的所述像素驱动电路；静电防护电路，设置于所述衬底上且位于所述阵列单元与所述驱动单元之间，所述静电防护电路包括第一输入端和第二输入端，所述第一输入端电连接于所述驱动信号线，所述第二输入端电连接于所述公共信号端；所述静电防护电路为如权利要求1
‑
【专利技术属性】
技术研发人员：刘欢，郑浩旋，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。