碳化硅半导体装置制造方法及图纸

超结层交替地具有第一区域和第二区域。元件层设置于超结层的上方。第一区域具有第一部分和位于第一部分与第一主面之间的第二部分。第二区域具有与第一部分相接的第三部分和与第二部分相接且位于第三部分与第一主面之间的第四部分。在与第二主面垂直且与从第一区域朝向第二区域的方向平行的截面中，第二部分的宽度大于第一部分的宽度，第四部分的宽度小于第三部分的宽度，第一部分的宽度与第三部分的宽度的合计值为0.5μm以上且4μm以下，第一区域和第二区域各自的高度为2μm以上。域和第二区域各自的高度为2μm以上。域和第二区域各自的高度为2μm以上。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置


[0001]本公开涉及碳化硅半导体装置。本申请要求基于2020年7月10日提交申请的日本专利申请即日本特愿2020
‑
118899号的优先权。该日本专利申请所记载的全部记载内容通过参照而引入本说明书。

技术介绍

[0002]在国际公开2017/179377号(专利文献1)中记载了具有超结结构的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。另外，在日本特表2019
‑
520703号公报(专利文献2)、日本特开2015
‑
216182号公报(专利文献3)中记载了通过利用了沟道现象的离子注入而形成的碳化硅半导体的超结结构。现有技术文献专利文献
[0003]专利文献1：国际公开第2017/179377号专利文献2：日本特表2019
‑
520703号公报专利文献3：日本特开2015
‑
216182号公报
专利技术内容
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅半导体装置，具备：基板，由第一导电型的碳化硅半导体构成；超结层，设置于所述基板的第一主面的上方，并交替地具有所述第一导电型的第一区域和第二导电型的第二区域；元件层，设置于所述超结层的上方；第一电极，设置于所述元件层之上；及第二电极，设置于所述基板的与所述第一主面相对的第二主面，所述第一区域具有第一部分和位于所述第一部分与所述第一主面之间的第二部分，所述第二区域具有与所述第一部分相接的第三部分和与所述第二部分相接且位于所述第三部分与所述第一主面之间的第四部分，在与所述第二主面垂直且与从所述第一区域朝向所述第二区域的方向平行的截面中，所述第二部分的宽度大于所述第一部分的宽度，所述第四部分的宽度小于所述第三部分的宽度，所述第一部分的宽度与所述第三部分的宽度的合计值为0.5μm以上且4μm以下，所述第一区域和所述第二区域各自的高度为2μm以上。2.根据权利要求1所述的碳化硅半导体装置，其中，在与所述第二主面垂直且与从所述第一区域朝向所述第二区域的方向平行的截面中，所述第一部分的宽度小于所述第一部分的高度，所述第三部分的宽度小于所述第三部分的高度。3.根据权利要求1或2所述的碳化硅半导体装置，其中，所述第三部分中的杂质浓度高于所述第四部分中的杂质...

【专利技术属性】
技术研发人员：增田健良，小杉亮治，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：