一种同步整流集成电路制造技术

一种同步整流集成电路，包括封装于同一个芯片上的功率器件、供电电路、电容和放大器电路，芯片还包括功率器件漏极端口和功率器件源极端口；功率器件的栅极连接放大器电路的输出端，源极连接功率器件源极端口，漏极连接功率器件漏极端口；供电电路一端连接功率器件漏极端口，另一端连接电容正极和放大器电路的内部电源正端，电容负极分别连接功率器件源极端口、放大器电路的正相输入端和放大器电路的内部电源负端，放大器电路的反相输入端连接至功率器件漏极端口。放大器电路驱动功率器件的栅极控制其导通、截止并根据电流大小实时调节导通阻抗，提高了转换效率，降低了开关损耗。降低了开关损耗。降低了开关损耗。

【技术实现步骤摘要】
一种同步整流集成电路


[0001]本技术属于同步电流转换电路
，具体涉及一种同步整流集成电路。

技术介绍

[0002]常见的电路中，环保，高效率电源的应用越来越普及。电源的使用中开关电源使用的频率最高。常见的开关电源中所使用的整流二极管的效率偏低。同步整流电路可以取代二极管整流进而获得更高的效率。电路使用效率的提高，使电源更加绿色和环保。
[0003]传统的同步整流电路依靠比较器对MOS管漏极端的电压进行检测，当达到开启阈值时将MOS管栅极拉高至电源电压使MOS开启；而后检测到漏极电压达到关闭阈值时将MOS管栅极拉低关断MOS。
[0004]由于关断时刻仍然有电流流过，因此关断后电流会从MOS的体二极管续流，漏极电压会重新变为负值。依靠原边反馈(PSR)的交流到直流转换电路在采样时需要刻意避开同步整流芯片关断的时间点，否则采样电压会有较大波动导致环路不稳定，这无疑增大了原边反馈的设计难度，降低了其可靠性；另外，由于关断后漏极电压为负的二极管导通压降，低于开启阈值，导致在随后电流达到0时发生电压震荡的波谷处依然可能低于开启阈值，产生了误开启的风险。需要在设计上采用斜率检测、最小开启、关断时间限制等措施来避免误动作，但这无疑增加了设计难度，限制了应用的频率范围。
[0005]在轻载或空载的工作状态下，通过同步整流的电流变得很小，此时MOS导通后，MOS两端电压迅速下降，达到关断阈值，致使MOS在经历了短暂的开启后又迅速关断。这一特性带来了额外的开关损耗以及电磁干扰，不利于电源系统待机功耗的优化。虽然也有一些同步整流在设计上引入负载检测，在检测到轻载后不进行开关动作，完全任由MOS的体二极管进行续流，虽然降低了电磁干扰，但体二极管续流压降大，也不利于待机功耗的优化，并且需要和应用场景进行关联，限制了应用范围。
[0006]综上，现有技术的同步整流电路设计复杂，控制电路元器件较多，功率器件导通阻抗与应用电流的匹配性较难解决，开关损耗大，不利于待机功耗的优化，导致一款同步整流集成电路的适用范围很窄。在此背景下提出一种同步整流集成电路。

技术实现思路

[0007]为解决现有技术中存在的不足，包括常见的整流电路设计复杂，控制电路元器件较多，功率器件导通阻抗与应用电流的匹配性较难解决，导致一款同步整流集成电路的适用范围很窄，本技术的目的在于，提供一种同步整流集成电路。
[0008]本技术采用如下的技术方案。一种同步整流集成电路，包括封装于同一个芯片上的功率器件、供电电路、电容和放大器电路，
[0009]芯片还包括功率器件漏极端口5和功率器件源极端口6；所述功率器件的栅极连接放大器电路的输出端，源极连接功率器件源极端口6，漏极连接功率器件漏极端口5；
[0010]供电电路一端连接功率器件漏极端口5，另一端连接电容正极和放大器电路的内
部电源正端，电容负极分别连接功率器件源极端口6、放大器电路的正相输入端和放大器电路的内部电源负端，放大器电路的反相输入端连接至功率器件漏极端口5。
[0011]功率器件为MOS管。
[0012]供电电路包括第一JFET器件和第一二极管组成的第一供电电路，其中第一JFET器件的栅极连接功率器件源极端口6，第一JFET器件的漏极连接第一二极管的负极，源极接放大器电路的内部电源正端；第一二极管的正极连接功率器件漏极端口5。
[0013]供电电路还包括第二JFET器件21和第二二极管22组成的第二供电电路。
[0014]在芯片设置供电端口7，供电端口7连接所述第二供电电路的第二二极管的阳极，第二JFET器件的栅极连接功率器件源极端口6，漏极连接第二二极管的负极，源极接放大器电路内部电源正端。
[0015]放大器电路通过配置尾电流源实现对失调电压的调节；放大器电路具体包括第0至第15MOS器件、第0至第5尾电流源。
[0016]放大器电路的反相输入端连接两个串联的第12和第14MOS器件，并通过第5尾电流源提供偏置电流；第12MOS器件的源极连接第1MOS器件、第3MOS器件的源极；
[0017]放大器电路的正相输入端连接两个串联的第15和第13MOS器件，并通过第4尾电流源提供偏置电流；第13MOS器件的源极连接第4MOS器件、第6MOS器件的源极；
[0018]第3MOS器件的栅极和漏极分别连接第2MOS器件的栅极，并通过第0尾电流源提供偏置电流；第2MOS器件的漏极连接第11MOS器件的源极，第2MOS器件的源极连接第7MOS器件的源极；第7MOS器件的漏极连接第
[0019]9MOS器件的漏极、栅极和第8MOS器件的栅极，第7MOS器件的栅极连接第4MOS器件的栅极、漏极和第3尾电流源；放大器电路的内部电源负端连接第9MOS器件的源极、第8MOS器件的源极、第0MOS器件的漏极和第1尾电流源；
[0020]第1MOS器件的漏极和栅极连接第1尾电流源和第0MOS器件的栅极；第0MOS器件的源极连接第5MOS器件的源极；第5MOS器件的漏极连接第10MOS器件的漏极、栅极和第11MOS器件的栅极；第5MOS器件的栅极连接第6MOS器件的栅极、和漏极，并通过第2尾电流源提供偏置电流；放大器电路的内部电源正端连接第11MOS器件的源极和第10MOS器件的源极；
[0021]放大器电路的输出端连接第11MOS器件的漏极和第8MOS器件的漏极。
[0022]电容为陶瓷电容或贴片电容。
[0023]本技术的有益效果在于，与现有技术相比，通过放大器的负反馈特性，实现了平稳的0电流关断以及导通电压管控，更为接近理想二极管的特性，因此不存在传统方案中的误动作风险，也不需要最小开关时间的限制，因此没有传统方案需要限制应用频率范围的问题，对各种电源系统都具有很好的通用性和适配性。
[0024]本技术的有益效果还包括：同步整流集成电路利用放大器电路驱动功率器件的栅极控制其导通、关断并可根据电流大小实时调节导通阻抗，用输入给放大器的参考电压代替了整流二极管的导通压降，提高了转换效率，降低了开关损耗，解决了功率器件导通阻抗与应用电流的匹配性问题，是一种高效的、通用性强的同步整流电路。提高了转换效率，降低了开关损耗，解决了功率器件导通阻抗与应用电流的匹配性问题，是一种高效的、通用性强的同步整流电路。本申请的同步整流电路设计简单、适用范围广。
附图说明
[0025]图1为本技术的一种同步整流集成电路的结构示意图；
[0026]图2为本技术实施例的第一供电电路原理图；
[0027]图3为本技术的实施例2包含第二供电电路的同步整流集成电路示意图；
[0028]图4为本技术实施例的第二供电电路原理图。
[0029]图5为本技术的实施例3优选放大器电路原理示意图；
[0030]图6为本技术的实施例4电路原理示意图；
[0031]图中标记为：1、供电电路；11、第一JFET器件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同步整流集成电路，包括封装于同一个芯片上的功率器件、供电电路、电容和放大器电路，其特征在于：所述芯片还包括功率器件漏极端口(5)和功率器件源极端口(6)；所述功率器件的栅极连接放大器电路的输出端，源极连接功率器件源极端口(6)，漏极连接功率器件漏极端口(5)；供电电路一端连接功率器件漏极端口(5)，另一端连接电容正极和放大器电路的内部电源正端，电容负极分别连接功率器件源极端口(6)、放大器电路的正相输入端和放大器电路的内部电源负端，放大器电路的反相输入端连接至功率器件漏极端口(5)。2.根据权利要求1所述的一种同步整流集成电路，其特征在于：所述功率器件为MOS管。3.根据权利要求1所述的一种同步整流集成电路，其特征在于：所述供电电路包括第一JFET器件(11)和第一二极管(12)组成的第一供电电路，其中第一JFET器件的栅极连接功率器件源极端口(6)，第一JFET器件的漏极连接第一二极管的负极，源极接放大器电路的内部电源正端；第一二极管的正极连接功率器件漏极端口(5)。4.根据权利要求3所述的一种同步整流集成电路，其特征在于：所述供电电路还包括第二JFET器件(21)和第二二极管(22)组成的第二供电电路(2)。5.根据权利要求4所述的一种同步整流集成电路，其特征在于：在芯片设置供电端口(7)，供电端口(7)引脚连接所述第二供电电路(2)的第二二极管(22)的阳极，第二JFET器件(21)的栅极连接功率器件源极端口(6)，漏极连接第二二极管(22)的负极，源极接放大器电路内部电源正端。6.根据权利要求5所述的一种同步整流集成电路，其特征在于：所述放大器电路配置尾电流源，放大器电路包括第0至第15MOS器件、第0至第5尾电流源。7.根据权利要求6所述的一种同步整流集成电路，其特征在于：所述放大器电路的反相输入端连接两个串联的第12和第14MOS器件(31...

【专利技术属性】
技术研发人员：赵一飞，王彦新，张敏学，刘旭然，陈照平，
申请(专利权)人：江苏芯潭微电子有限公司，
类型：新型
国别省市：