用于SOI结构的载体衬底和相关联的生产方法技术

本发明专利技术涉及一种由单晶硅制成的载体衬底(10)，载体衬底(10)具有正面(10a)和背面(10b)，并且包括：

【技术实现步骤摘要】
【国外来华专利技术】用于SOI结构的载体衬底和相关联的生产方法


[0001]本专利技术的领域是半导体和微电子的领域。本专利技术涉及一种用于绝缘体上硅(SOI)结构(特别是全耗尽SOI(用于全耗尽绝缘体上硅的FD
‑
SOI)结构))的、适用于逻辑和射频应用的由硅制成的载体衬底。本专利技术还涉及一种用于制造这种载体衬底的方法。

技术介绍

[0002]FD
‑
SOI技术的优点已经被广泛记载用于射频和低功率逻辑应用。
[0003]为了满足这些应用的严格规范，FD
‑
SOI结构必须满足许多标准。
[0004]首先，由硅制成的非常薄的工作层(通常为20nm量级)必须表现出优异的厚度均匀性和高晶体质量。为了实现这一点，它必须能够在高温下经历长持续时间的处理，特别是在其生产期间；需要所述处理来使工作层的自由表面平滑并修复该层中存在的晶体缺陷。这涉及SOI结构的载体衬底抵抗滑移线故障模式，并且特别地，表现出在整个过程中足够且均匀的微缺陷的密度(用于体微缺陷的BMD)。这些微缺陷通常以足够的量存在于具有高间隙氧含量的衬底(“高Oi”衬底)中，通常对应于高于1E18/cm3(ASTM'79标准)的Oi浓度：这些高Oi载体衬底相对于滑移线缺陷特别稳健。
[0005]其次，SOI结构必须与非常低的检查阈值兼容，以便允许在工作层上和/或工作层中检测尺寸小于50nm的缺陷。已知高Oi载体衬底包括被称为“晶体原生颗粒(crystal
‑
originated particle)”(COP)的缺陷，该缺陷限制SOI结构的工作层的可检查性；具体地，在以非常彻底的检测阈值检查工作层期间，位于载体衬底的表面区域中的COP缺陷(即使COP缺陷保持在SOI结构的掩埋氧化物层下方也)可以被检测到，这是由于检查信号的穿透，检查信号将探测到掩埋氧化物的略下方。因此，高Oi载体衬底与此类应用不兼容。
[0006]最后，为了满足射频要求，SOI结构的载体衬底必须表现出稳定且高的电阻率(高于500ohm.cm，高于1000ohm.cm，或者甚至高于5000ohm.cm)。为了获得这些特性，通常的做法是使用具有低Oi含量的高电阻载体衬底(“低Oi”衬底，通常对应于低于8E17 Oi/cm3的Oi浓度)，因为具有高Oi含量的那些衬底在深度处表现出电阻率的不稳定性，特别是由于工作层所需的平滑热处理。不幸的是，低Oi载体衬底对高温下的长时间处理极其敏感，且随后表现出不利于SOI结构的高密度滑移线。
[0007]本专利技术的主题
[0008]本专利技术提供了克服所有或一些上述缺点的解决方案。特别地，本专利技术涉及一种与施加在SOI结构上的热处理以及与逻辑和射频应用的严格规范兼容的载体衬底。本专利技术还涉及一种用于生产这种载体衬底的方法。

技术实现思路

[0009]本专利技术涉及一种由单晶硅制成的载体衬底，所述载体衬底具有正面和背面，并且包括：
[0010]‑
从所述正面向下到800nm至2微米之间的深度的表面区域，所述表面区域具有通
过使用暗场显微镜检查表面而检测到的少于10个晶体原生颗粒(COP)，
[0011]‑
从所述正面向下延伸到几微米至40微米之间的深度的上部区域，所述上部区域具有低于或等于7.5E17 Oi/cm3的间隙氧(Oi)含量和高于500ohm.cm的电阻率，以及
[0012]‑
在所述上部区域与所述背面之间延伸的下部区域，所述下部区域具有高于或等于1E8/cm3的微缺陷(BMD)密度。
[0013]根据本专利技术的单独地或以任何可行的组合来考虑的一些有利特征：
[0014]●
所述上部区域的电阻率高于或等于750ohm.cm，或者甚至高于或等于1000ohm.cm；
[0015]●
所述上部区域向下延伸到10微米至30微米之间的深度；
[0016]●
所述下部区域中的微缺陷(BMD)密度在1E8/cm3至3E10/cm3之间，并且优选地在1E9/cm3至2E10/cm3之间。
[0017]本专利技术还涉及一种SOI结构，所述SOI结构包括布置在介电层上的工作层，所述介电层本身布置在上述载体衬底上。
[0018]所述工作层的厚度可以小于50nm，优选地在4nm至25nm之间；并且所述介电层的厚度可以在10nm至150nm之间。
[0019]本专利技术还涉及一种用于射频和低功率逻辑应用的电子部件，所述电子部件包括布置在上述SOI结构的所述工作层上和/或中的至少一个晶体管。
[0020]最后，本专利技术涉及一种用于生产如上所述的载体衬底的方法。生产方法包括以下步骤：
[0021]a)提供由单晶硅制成的初始衬底，所述初始衬底具有在12E17 Oi/cm3至16E17Oi/cm3之间的间隙氧含量和高于500ohm.cm的电阻率，所述初始衬底旨在在经历了后续步骤b)和c)之后形成所述载体衬底，
[0022]b)在中性气氛或还原气氛下，在1150℃至1250℃之间的温度下施加第一热处理，持续时间长于或等于30分钟，以形成所述载体衬底的所述表面区域和所述上部区域，
[0023]c)施加第二热处理，所述第二热处理包括在600℃至900℃之间的温度下的第一退火序列和在950℃至1100℃之间的温度下的第二退火序列，以形成所述载体衬底的所述下部区域。
[0024]有利的是，所述第二热处理的第一序列包括两个温度平台(plateau)，第一平台在650℃至700℃之间，并且第二平台在约800℃。
附图说明
[0025]本专利技术的其他特征和优点将从以下参考附图的详细描述中变得显而易见，其中：
[0026]‑
图1示出了根据本专利技术的载体衬底；
[0027]‑
图2示出了根据本专利技术的包括载体衬底的SOI结构；
[0028]‑
图3a至3c示出了根据本专利技术的用于生产载体衬底的方法的步骤；
[0029]‑
图4示出了使用暗场显微镜对未经根据本专利技术的生产方法处理的初始衬底(a)的表面和在根据本专利技术的生产方法的第一热处理之后的中间衬底(b)的表面进行表面检查而得到的两张图；
[0030]‑
图5示出了根据本专利技术的载体衬底的在化学地露出BMD型微缺陷之后的边缘；
[0031]‑
图6示出了根据本专利技术的载体衬底的电阻率随深度变化的曲线。
[0032]在附图中，相同的附图标记可以用于相同性质的元件。
[0033]附图是为了可读性而未按比例绘制的示意性表示。特别地，沿着z轴的层的厚度相对于沿着x轴和y轴的横向尺寸不成比例的。
具体实施方式
[0034]本专利技术涉及一种单晶硅载体衬底10，该单晶硅载体衬底10具有基本上平行于主平面(x，y)的正面10a和背面10b。它有利地呈圆形晶片的形式，具有在200mm与450mm之间的直径。它沿着垂直于主平面(x，y)的z轴的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种由单晶硅制成的载体衬底(10)，所述载体衬底(10)具有正面(10a)和背面(10b)，并且包括：
‑
从所述正面(10a)向下到800nm至2微米之间的深度的表面区域(1)，所述表面区域(1)具有通过使用暗场显微镜检查表面而检测到的少于10个晶体原生颗粒COP，
‑
从所述正面(10a)向下延伸到几微米至40微米之间的深度的上部区域(2)，所述上部区域(2)具有低于或等于7.5E17 Oi/cm3的间隙氧Oi含量和高于500ohm.cm的电阻率，以及
‑
在所述上部区域(2)与所述背面(10b)之间延伸的下部区域(3)，所述下部区域(3)具有高于或等于1E8/cm3的微缺陷BMD密度。2.根据权利要求1所述的载体衬底(10)，其中，所述上部区域(2)的电阻率高于或等于750ohm.cm，或者甚至高于或等于1000ohm.cm。3.根据前述权利要求中任一项所述的载体衬底(10)，其中，所述上部区域(2)向下延伸到10微米至30微米之间的深度。4.根据前述权利要求中的一项所述的载体衬底(10)，其中，所述下部区域(3)中的所述微缺陷BMD密度在1E8/cm3至3E10/cm3之间，并且优选地在1E9/cm3至2E10/cm3之间。5.一种SOI结构(100)，所述SOI结构(100)包括布置在介电层(20)上的工作层(30)，所述介电层(20)本身布置在根据前述权利要求中的一项所述的载体衬底(10)上。6.根据权利要...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：