本发明专利技术公开了一种约瑟夫森结的制备方法及约瑟夫森结，应用于量子芯片技术领域，掩膜形成有第一通道与第二通道，第二通道的一端与第一通道相重合，形成有三端通道；沿第一蒸镀方向在第一通道中远离蒸发源一侧形成条状的第一超导层；第一蒸镀方向与衬底表面法线形成夹角，第一蒸镀方向使第一超导层仅在第一通道内设置；沿第二蒸镀方向在第二通道中设置第二超导层，在第一通道与第二通道重合的区域形成约瑟夫森结；第二蒸镀方向在水平方向的分量与第二通道的轴线平行；第二蒸镀方向使第二超导层仅在第二通道内设置。该约瑟夫森结的面积受到第一蒸镀方向的调控，从而可以灵活调整约瑟夫森结的面积。夫森结的面积。夫森结的面积。
【技术实现步骤摘要】
一种约瑟夫森结的制备方法及约瑟夫森结
[0001]本专利技术涉及量子芯片
，特别是涉及一种约瑟夫森结的制备方法以及一种约瑟夫森结。
技术介绍
[0002]约瑟夫森结是超导量子芯片中最重要的器件，由于其具有非等间距的能级态，从而利用其最低的2个能级构成量子比特中的二能级系统。约瑟夫森结的结构一般为SIS(超导体
‑
绝缘层
‑
超导体)结构，即超导层
‑
绝缘层
‑
超导层的三明治结构，目前通常利用金属Al为源材料进行加工制备。在超导量子芯片中，约瑟夫森结的线宽尺寸大多在100nm
‑
300nm之间，对光刻设备的分辨率精度要求较高，以EBL（电子束光刻系统）设备为主要曝光加工方式。目前常规的制备方案是通过光刻制备出“十字”形的图形区，再利用光刻胶的遮挡作用，分别沿十字的2个互相垂直的方向，并与水平面成一定夹角蒸镀2次铝膜，同时在第1次镀铝后进行氧化以形成绝缘层。
[0003]但是在现有技术中，目前超导量子芯片中约瑟夫森结的尺寸一般在100
‑
300nm，对光刻设备的分辨率精度要求较高，以EBL设备为主要曝光加工方式，成本高，速度慢，无法快速实现大批量的制备。并且约瑟夫森结的尺寸由光刻线宽尺寸决定，当线宽一定时无法进行调整。所以如何提供一种在不需要高分辨率设备的前提下灵活调整约瑟夫森结的面积是本领域技术人员急需解决的问题。
技术实现思路
[0004]本专利技术的目的是提供一种约瑟夫森结的制备方法，可以在不需要高分辨率设备的前提下灵活调整约瑟夫森结的面积；本专利技术的另一目的在于提供一种约瑟夫森结，可以在不需要高分辨率设备的前提下灵活调整约瑟夫森结的面积。
[0005]为解决上述技术问题，本专利技术提供一种约瑟夫森结的制备方法，包括：在衬底表面设置掩膜；所述掩膜形成有第一通道与第二通道，所述第二通道的一端与所述第一通道相重合，形成有三端通道；所述第一通道的轴线与所述第二通道的轴线相交；沿第一蒸镀方向在所述第一通道中远离蒸发源一侧形成条状的第一超导层；所述第一蒸镀方向与所述衬底表面法线形成夹角，所述第一蒸镀方向在水平方向的分量与所述第二通道轴线形成夹角，使所述第一超导层仅在所述第一通道内设置；在所述第一超导层表面设置绝缘层；沿第二蒸镀方向在所述第二通道中设置第二超导层，在所述第一通道与所述第二通道重合的区域形成约瑟夫森结；所述第二蒸镀方向在水平方向的分量与所述第二通道的轴线平行；所述第二蒸镀方向与所述衬底表面法线形成夹角，使所述第二超导层仅在所述第二通道内设置。
[0006]可选的，所述第一通道的轴线与所述第二通道的轴线非垂直相交，所述第一蒸镀
方向在水平方向的分量与所述第一通道的轴线垂直。
[0007]可选的，所述第一通道与所述第二通道之间形成第一夹角，所述第一蒸镀方向与所述衬底表面法线形成第二夹角，满足：L2/cos
휃1＜H
×
tanα1＜L1；所述L1为第一通道的宽度，所述L2为第二通道的宽度，所述H为所述掩膜厚度，所述
휃1为所述第一夹角，所述α1为所述第二夹角。
[0008]可选的，所述第二蒸镀方向与所述衬底表面法线形成第三夹角，满足：H
×
tanβ1＞L1/sin
휃1；所述β1为所述第三夹角。
[0009]可选的，所述第一通道的轴线与所述第二通道的轴线垂直相交，所述第一蒸镀方向在水平方向的分量与所述第一通道的轴线非垂直相交。
[0010]可选的，所述第一通道与所述第一蒸镀方向之间形成第四夹角，所述第一蒸镀方向与所述衬底表面法线形成第五夹角，满足：L2＜H
×
tanα2×
sin
휃2＜L1；所述L1为第一通道的宽度，所述L2为第二通道的宽度，所述H为所述掩膜厚度，所述
휃2为所述第四夹角，所述α2为所述第五夹角。
[0011]可选的，所述第二蒸镀方向与所述衬底表面法线形成第六夹角，满足：H
×
tanβ2＞L1；所述β2为所述第六夹角。
[0012]可选的，所述在衬底表面设置掩膜包括：通过光刻设备在所述衬底表面设置所述掩膜。
[0013]可选的，所述通过光刻设备在所述衬底表面设置所述掩膜包括：通过I
‑
Line设备或者激光直写设备在所述衬底表面设置所述掩膜。
[0014]本专利技术还提供了一种约瑟夫森结，为由上述任一项所述一种约瑟夫森结的制备方法所制备而成的约瑟夫森结。
[0015]本专利技术还提供了一种超导量子芯片，包括由上述任一项所述约瑟夫森结的制备方法所制备而成的约瑟夫森结。
[0016]本专利技术还提供了一种超导量子计算机，包括所述超导量子芯片。
[0017]本专利技术所提供的一种约瑟夫森结的制备方法，包括：在衬底表面设置掩膜；掩膜形成有第一通道与第二通道，第二通道的一端与第一通道相重合，形成有三端通道；第一通道的轴线与第二通道的轴线相交；沿第一蒸镀方向在第一通道中远离蒸发源一侧形成条状的第一超导层；第一蒸镀方向与衬底表面法线形成夹角，第一蒸镀方向在水平方向的分量与第二通道轴线形成夹角，使第一超导层仅在第一通道内设置；在第一超导层表面设置绝缘层；沿第二蒸镀方向在第二通道中设置第二超导层，在第一通道与第二通道重合的区域形成约瑟夫森结；第二蒸镀方向在水平方向的分量与第二通道的轴线平行；第二蒸镀方向与衬底表面法线形成夹角，使第二超导层仅在第二通道内设置。
[0018]约瑟夫森结只会在第一通道与第二通道相重合的区域，且该约瑟夫森结的面积受到第一蒸镀方向的调控，从而可以在不需要高分辨率设备的前提下灵活调整约瑟夫森结的面积。
[0019]本专利技术还提供了一种约瑟夫森结，同样具有上述有益效果，在此不再进行赘述。
附图说明
[0020]为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本专利技术实施例所提供的一种约瑟夫森结制备方法的工艺流程图；图2至图4为本专利技术实施例所提供的第一种具体的约瑟夫森结制备方法的工艺流程图；图5至图7为本专利技术实施例所提供的第二种具体的约瑟夫森结制备方法的工艺流程图。
[0022]图中：1.掩膜、2.第一通道、3.第二通道、4.第一超导层、5.第二超导层。
具体实施方式
[0023]本专利技术的核心是提供一种约瑟夫森结的制备方法。在现有技术中，约瑟夫森结的制备对光刻设备的分辨率精度要求较高，以EBL设备为主要曝光加工方式，成本高，速度慢，无法快速实现大批量的制备。并且约瑟夫森结的尺寸由光刻线宽尺寸决定，当线宽一定时无法进行调整。
[0024]而本专利技术所提供的一种约瑟夫森结的制备方法，包括：在衬底表面设置本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种约瑟夫森结的制备方法，其特征在于，包括：在衬底表面设置掩膜；所述掩膜形成有第一通道与第二通道，所述第二通道的一端与所述第一通道相重合，形成有三端通道；所述第一通道的轴线与所述第二通道的轴线相交；沿第一蒸镀方向在所述第一通道中远离蒸发源一侧形成条状的第一超导层；所述第一蒸镀方向与所述衬底表面法线形成夹角，所述第一蒸镀方向在水平方向的分量与所述第二通道轴线形成夹角，使所述第一超导层仅在所述第一通道内设置；在所述第一超导层表面设置绝缘层；沿第二蒸镀方向在所述第二通道中设置第二超导层，在所述第一通道与所述第二通道重合的区域形成约瑟夫森结；所述第二蒸镀方向在水平方向的分量与所述第二通道的轴线平行；所述第二蒸镀方向与所述衬底表面法线形成夹角，使所述第二超导层仅在所述第二通道内设置。2.根据权利要求1所述的方法，其特征在于，所述第一通道的轴线与所述第二通道的轴线非垂直相交，所述第一蒸镀方向在水平方向的分量与所述第一通道的轴线垂直。3.根据权利要求2所述的方法，其特征在于，所述第一通道与所述第二通道之间形成第一夹角，所述第一蒸镀方向与所述衬底表面法线形成第二夹角，满足：L2/cos
휃1＜H
×
tanα1＜L1；所述L1为第一通道的宽度，所述L2为第二通道的宽度，所述H为所述掩膜厚度，所述
휃1为所述第一夹角，所述α1为所述第二夹角。4.根据权利要求3所述的方法，其特征在于，所述第二蒸镀方向与所述衬底表面法线形成第三夹角，满足：H
×
tanβ1＞L1/sin
...
【专利技术属性】
技术研发人员：郑伟文，栾添，周慧德，范博，
申请(专利权)人：量子科技长三角产业创新中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。