一种微发光元件及其制备方法技术

本申请公开了一种微发光元件及其制备方法，将ITO工序前移，ITO/MESA合并光刻简化工艺流程，并减少ITO与MESA图形套刻偏移导致的ITO过蚀刻现象，并在未去胶的情况下通过二次匀胶、光刻，并通过一次ICP刻蚀同时形成MESA/DE图形，减少了一次ICP刻蚀降低了芯片制造成本，并增加SiO2掩膜层，在执行ICP刻蚀的过程中有效保护P型氮化镓层、ITO导电层，避免ICP过刻蚀损伤P型氮化镓层、ITO导电层，经由本发明专利技术实施例公开的制备方法不仅简化工艺，降低了芯片制造成本还增大了芯片的有效面积。造成本还增大了芯片的有效面积。造成本还增大了芯片的有效面积。

【技术实现步骤摘要】
一种微发光元件及其制备方法


[0001]本申请涉及光电子器件
，更具体的说，涉及一种微发光元件及其制备方法。

技术介绍

[0002]LED是一种将电能转换成光能的半导体器件，因其具有体积小，寿命长，色彩丰富、能耗低等优点，被广泛应用于照明、显示、背光等领域。Miniled作为次毫米发光二极管，其尺寸通常为80～200um，是新一代led技术，承接了小间距LED高效率、高可靠性、高亮度和反应时间快的特性，且较小间距LED，耗电量和成本更低。
[0003]目前Mini LED采用倒装结构，现有Mini LED的制备工艺流程为：首先，执行MESA刻蚀，即在正性光刻胶掩膜后，采用ICP刻蚀工艺裸露出N
‑
GaN台面；然后，在执行DE刻蚀，即在MESA刻蚀后再次采用正性光刻胶掩膜后，采用ICP进行深刻蚀，以实现Mini LED之间的器件分离；最后，在DE刻蚀后制备ITO作为电流传导层，并进行ITO光刻蚀刻出ITO图形。
[0004]现有Mini LED的制备工艺存在以下问题：
[0005]1、采用三道光刻，两次ICP刻蚀一次ITO蚀刻分别形成MESA、DE、ITO图形，工序复杂，成本较高。
[0006]2、芯片尺寸越小采用正性光刻胶掩膜，会因为正性光刻胶掩膜厚度较厚上表面曝光能量较大存在衍射严重、高温烘烤后光刻胶形貌变化严重，随之带来ITO与MESA套刻厚出现蚀刻图形变形，以及ITO蚀刻过蚀刻的问题。

技术实现思路

[0007]有鉴于此，本申请提供了一种微发光元件及其制备方法，以解决现有制备微发光元件工序复杂、成本高、制备尺寸越小越容易出现图形变形和过刻蚀的问题。
[0008]为解决上述问题，本专利技术实施例提供如下技术方案：
[0009]本专利技术实施例第一方面提供了一种微发光元件的制备方法，所述制备方法包括：
[0010]提供一LED外延芯片，所述LED外延芯片包括衬底、N型氮化镓层、有源层和P型氮化镓层；
[0011]在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层；
[0012]在所述SiO2掩膜层的部分区域执行两次匀胶，其中，在第一次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道；
[0013]在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面；
[0014]在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极；
[0015]在当前LED外延芯片的上表面形成复合DBR反射层；
[0016]在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔；
[0017]在所述焊盘开孔处形成PAD焊盘。
[0018]可选的，在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层，包括：
[0019]在所述LED外延芯片上表面，采用磁控溅射Sputter设备或离子反应镀膜RPD设备形成ITO导电层，所述ITO导电层的厚度范围包括600A至5000A；
[0020]在所述ITO导电层表面沉积SiO2作为SiO2掩膜层。
[0021]可选的，在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层，包括：
[0022]在所述LED外延芯片上表面沉积预设厚度的ITO导电材料，采用快速热退火RTA工艺在预设流量的氧气环境中退火，形成ITO导电层；所述预设厚度的范围包括600A至5000A，所述预设流量范围包括0.5sccm至4sccm，退火温度的范围包括400℃至600℃；
[0023]在退火后的所述ITO导电层表面采用PECVD工艺沉积SiO2形成SiO2掩膜层。
[0024]可选的，在所述SiO2掩膜层的部分区域执行两次匀胶，包括：
[0025]在所述SiO2掩膜层的部分区域执行第一次匀胶，形成第一光刻胶层；
[0026]曝光、显影、采用温度T1坚膜所述第一光刻胶层，形成MESA图形；
[0027]蚀刻所述第一光刻胶层以外的SiO2掩膜层，以及蚀刻所述MESA图形以外的ITO导电层，露出P型氮化镓层，并使蚀刻后的ITO导电层置于所述SiO2掩膜层之下；
[0028]执行第二次匀胶，形成覆盖于所述第一光刻胶层和露出的P型氮化镓层上的第二光刻胶层；
[0029]曝光、显影、采用温度T2坚膜所述第二光刻胶层，裸露出DE沟道；
[0030]其中，所述温度T1大于温度T2。
[0031]可选的，所述温度T1
‑
温度T2大于5℃，所述第一光刻胶层的厚度和第二光刻胶层的厚度比例大于1.2，所述第一光刻胶层的厚度和第二光刻胶层的厚度总和大于6um。
[0032]可选的，所述刻蚀所述第一光刻胶层以外的SiO2掩膜层，包括：
[0033]按照1:5缓冲氧化物刻蚀液BOE刻蚀所述第一光刻胶层以外的SiO2掩膜层；
[0034]蚀刻所述MESA图形以外的ITO导电层，包括：
[0035]利用ITO蚀刻液蚀刻所述MESA图形以外的ITO导电层。
[0036]可选的，执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面，包括：
[0037]在两次匀胶后形成的光刻层上，依次执行一次多步ICP刻蚀，并在ICP刻蚀后去除所述光刻层；
[0038]去除所述SiO2掩膜层，形成MESA/DE图形和N型氮化镓台面；
[0039]其中，第一步ICP刻蚀的深度与第三步ICP刻蚀的深度的比例范围为2:1至4:1。
[0040]可选的，执行第一步ICP刻蚀的条件包括：利用Cl2和BCl3气体，Cl2:BCl3大于8:1，激励功率SRF的取值范围为1000W
‑
1500W，偏压功率BRF的取值范围为300W
‑
500W；
[0041]执行第二步ICP刻蚀的条件包括：利用O2和Ar气体，O2:Ar大于4:1，激励功率SRF的取值范围为600W
‑
900W，偏压功率BRF的取值范围为100W
‑
200W；
[0042]执行第三步ICP的刻蚀条件包括：利用Cl2和BCl3气体，Cl2:BCl3大于8:1，激励功率SRF的取值范围为600W
‑
900W，偏压功率BRF的取值范围为100W
‑
200W。
[0043]可选的，在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极，包括：
[0044]在所述N型氮化镓台面和所述ITO导电层上经匀胶、光刻、显影、蒸镀制备NP
‑
Metal，形成N电极和P电极；
[0045]其中，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N
电极和P电极的表层截止层为Pt。
[0046]可选的，在当前所述的LED外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微发光元件的制备方法，其特征在于，所述制备方法包括：提供一LED外延芯片，所述LED外延芯片包括衬底、N型氮化镓层、有源层和P型氮化镓层；在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层；在所述SiO2掩膜层的部分区域执行两次匀胶，其中，在第一次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道；在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面；在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极；在当前LED外延芯片的上表面形成复合DBR反射层；在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔；在所述焊盘开孔处形成PAD焊盘。2.根据权利要求1所述的制备方法，其特征在于，在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层，包括：在所述LED外延芯片上表面，采用磁控溅射Sputter设备或离子反应镀膜RPD设备形成ITO导电层，所述ITO导电层的厚度范围包括600A至5000A；在所述ITO导电层表面沉积SiO2作为SiO2掩膜层。3.根据权利要求1所述的制备方法，其特征在于，在所述LED外延芯片的上表面形成ITO导电层和SiO2掩膜层，包括：在所述LED外延芯片上表面沉积预设厚度的ITO导电材料，采用快速热退火RTA工艺在预设流量的氧气环境中退火，形成ITO导电层；所述预设厚度的范围包括600A至5000A，所述预设流量范围包括0.5sccm至4sccm，退火温度的范围包括400℃至600℃；在退火后的所述ITO导电层表面采用PECVD工艺沉积SiO2形成SiO2掩膜层。4.根据权利要求1所述的制备方法，其特征在于，在所述SiO2掩膜层的部分区域执行两次匀胶，包括：在所述SiO2掩膜层的部分区域执行第一次匀胶，形成第一光刻胶层；曝光、显影、采用温度T1坚膜所述第一光刻胶层，形成MESA图形；蚀刻所述第一光刻胶层以外的SiO2掩膜层，以及蚀刻所述MESA图形以外的ITO导电层，露出P型氮化镓层，并使蚀刻后的ITO导电层置于所述SiO2掩膜层之下；执行第二次匀胶，形成覆盖于所述第一光刻胶层和露出的P型氮化镓层上的第二光刻胶层；曝光、显影、采用温度T2坚膜所述第二光刻胶层，裸露出DE沟道；其中，所述温度T1大于温度T2。5.根据权利要求4所述的制备方法，其特征在于，所述温度T1
‑
温度T2大于5℃，所述第一光刻胶层的厚度和第二光刻胶层的厚度比例大于1.2，所述第一光刻胶层的厚度和第二光刻胶层的厚度总和大于6um。6.根据权利要求4所述的制备方法，其特性在于，所述刻蚀所述第一光刻胶层以外的SiO2掩膜层，包括：按照1:5缓冲氧化物刻蚀液BOE刻蚀所述第一光刻胶层以外的SiO2掩膜层；
蚀刻所述MESA图形以外的ITO导电层，包括：利用ITO蚀刻液蚀刻所述MESA图形以外的ITO导电层。7.根据权利要求1所述的制备方法，其特征在于，执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面，包括：在两次匀胶后形成的光刻层上，依次执行一次多步ICP刻蚀，并在ICP刻蚀后去除所述光刻层；去除所述SiO2掩膜层，形成MESA/DE图形和N型氮化镓台面；其中，第一步ICP刻蚀的深度与第三步ICP刻蚀的深度的比例范围为2:1至4:1。8.根据权利要求7所述的制备方法，其特征在于...

【专利技术属性】
技术研发人员：刘伟，卢宝辉，刘伟文，邬新根，刘英策，金张育，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：