纳米带半导体器件上的双金属栅极结构制造技术

本文提供了在不同器件上方形成具有不同功函数金属的半导体器件的技术。该技术可以用于任何数量的集成电路应用中，并且特别地适用于全环栅(GAA)晶体管。在示例中，邻近半导体器件各自包括不同的功函数以用作每个半导体器件的器件栅极电极。更具体地，第一半导体器件可以是p沟道GAA晶体管，其在晶体管的各个纳米带周围具有第一功函数金属，而第二邻近半导体器件可以是n沟道GAA晶体管，其在晶体管的各个纳米带周围具有第二功函数金属。在第二半导体器件的纳米带周围不存在第一功函数金属的部分，并且在第一半导体器件的纳米带周围不存在第二功函数金属的部分。第二功函数金属的部分。第二功函数金属的部分。

【技术实现步骤摘要】
纳米带半导体器件上的双金属栅极结构


[0001]本公开内容涉及集成电路，并且更特别地，涉及不同半导体器件的金属栅极结构。

技术介绍

[0002]随着集成电路的尺寸持续缩小，出现了许多挑战。例如，减小存储器单元和逻辑单元的尺寸变得越来越困难。在一些情况下，在不同的晶体管器件上方沉积不同的金属。例如，p沟道晶体管可以使用具有第一(p型)金属的栅极，而n沟道晶体管可以使用具有不同于第一金属的第二(n型)金属的栅极。对于一些晶体管架构，执行多个沉积步骤以在集成电路上铺设不同金属可能导致在某些晶体管的沟道部分周围的不均匀金属分布，这可能对晶体管的阈值电压具有不利影响。因此，关于半导体器件中的金属栅极制造，仍然存在许多不可忽视的挑战。
附图说明
[0003]图1A和图1B是示出根据本公开内容的实施例的不同栅极材料的使用的一些半导体器件的截面图和平面图。
[0004]图1C和图1D是示出根据本公开内容的实施例的不同栅极材料的使用的具有连接的栅极的一些半导体器件的截面图和平面图。
[0005]图2A
‑
2D是示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一半导体器件，所述第一半导体器件具有在一个方向上、并且在第一源极区域与第一漏极区域之间延伸的第一多个半导体纳米带；第二半导体器件，所述第二半导体器件具有在所述方向上、并且在第二源极区域与第二漏极区域之间延伸的第二多个半导体纳米带；第一导电材料，所述第一导电材料围绕所述第一多个半导体纳米带的至少一部分，使得所述第一导电材料在所述第一多个半导体纳米带的相邻纳米带之间；第二导电材料，所述第二导电材料不同于所述第一导电材料，所述第二导电材料围绕所述第二多个半导体纳米带的至少一部分，使得所述第二导电材料在所述第二多个半导体纳米带的相邻纳米带之间；以及第三导电材料，所述第三导电材料在所述第一导电材料和所述第二导电材料两者上。2.根据权利要求1所述的集成电路，其中，所述第一导电材料沿与所述第一半导体器件相邻的第一电介质壁的侧壁伸展，并且所述第二导电材料沿与所述第二半导体器件相邻的第二电介质壁的侧壁伸展。3.根据权利要求1所述的集成电路，其中，所述第二导电材料在所述第一半导体器件与所述第二半导体器件之间形成壁，使得所述第三导电材料接触所述壁的两侧。4.根据权利要求3所述的集成电路，其中，所述第二导电材料包括与所述壁相邻的突出结构，所述突出结构从所述壁延伸并且接触所述第一导电材料。5.根据权利要求3所述的集成电路，还包括在所述第一多个半导体纳米带周围的第一栅极电介质层以及在所述第二多个半导体纳米带周围的第二栅极电介质层，其中，所述第一栅极电介质层或所述第二栅极电介质层的任何部分都不沿所述壁的侧壁向上延伸。6.根据权利要求5所述的集成电路，还包括与所述第一半导体器件相邻的第一电介质壁以及与所述第二半导体器件相邻的第二电介质壁，其中，所述第一栅极电介质层沿所述第一电介质壁的侧壁向上延伸，并且所述第二栅极电介质层沿所述第二电介质壁的侧壁向上延伸。7.根据权利要求1所述的集成电路，还包括在所述第一多个半导体纳米带周围的第一高K电介质层以及在所述第二多个半导体纳米带周围的第二高K电介质层。8.根据权利要求7所述的集成电路，还包括在所述第一半导体器件与所述第二半导体器件之间的电介质层，其中，所述第二导电材料存在于所述第一高K电介质层与所述第二高K电介质层之间的间断内，使得所述第二导电材料接触在所述第一半导体器件与所述第二半导体器件之间的所述电介质层的至少一部分。9.根据权利要求7所述的集成电路，其中，所述第一高K电介质层包括第一浓度的镧，并且所述第二高K电介质层包括与所述第一浓度的镧不同的第二浓度的镧。10.根据权利要求1
‑
9中任一项所述的集成电路，其中，所述第一导电材料包括钛，并且所述第二导电材料包括钨。11.根据权利要求10所述的集成电路，其中，所述第一半导体器件是n沟道器件，并且所述第二半导体器件是p沟道器件。12.根据权利要求1
‑
9中任一项所述的集成电路，其中，所述第一多个半导体纳米带和所述第二多个半导体纳米带包括锗、硅、或锗和硅。
13.根据权利要求1
‑
9中任一项所述的集成电路，其中，所述第三导电材料包括钨或钛中的一种或两种。14.根据权利要求1
‑
9中任一项所述的集成电路，其中，所述第一导电材料提供第一层，并且所述第二导电材料提供第二层，其中，所述第一层和所述第二层不具有任何重叠。15.一种印刷电路板，包括根据权利要求1
‑
9中任一项所述的集成电路。16.一种电子设备，包括：芯片封...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：