半导体器件制造技术

一种半导体器件，包括包含第一有源区和第二有源区的衬底、位于第一有源区和第二有源区上的第一有源图案和第二有源图案、以及与第一有源图案和第二有源图案交叉的栅电极。栅电极可以包括位于第一有源区和第二有源区上的第一电极部分和第二电极部分。第一电极部分可以包括第一金属图案以及位于该第一金属图案上的第二金属图案。第二电极部分可以包括第三金属图案以及位于该第三金属图案上的第四金属图案。第一金属图案可以包括第一线路部以及从该第一线路部延伸的第一竖直部，而第三金属图案可以包括第二线路部以及从该第二线路部延伸的第二竖直部。第一竖直部和第二竖直部可以彼此接触。彼此接触。彼此接触。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本专利申请要求于2021年8月27日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0113952的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及一种半导体器件，并且具体地，涉及一种包括场效应晶体管的半导体器件。

技术介绍

[0004]半导体器件可以包括集成电路，该集成电路包括金属氧化物半导体场效应晶体管(MOSFET)。为了满足对具有小图案尺寸和/或减少设计规则的半导体器件日益增长的需求，MOSFET正在积极地按比例缩小。MOSFET的按比例缩小可能导致半导体器件的操作特性劣化。正在进行各种研究以克服与半导体器件的缩小相关的技术限制并实现高性能半导体器件。

技术实现思路

[0005]本专利技术构思的示例实施例提供一种具有改善电特性的半导体存储器件。
[0006]根据本专利技术构思的实施例，一种半导体器件可以包括：衬底，该衬底包括第一有源区、与第一有源区相邻的第二有源区、以及位于第一有源区与第二有源区之间的沟槽；器件隔离层，填充沟槽；第一有源图案，在第一有源区上；第二有源图案，在第二有源区上；以及栅电极，延伸以与第一有源图案和第二有源图案交叉，该栅电极包括位于第一有源区上的第一电极部分以及位于第二有源区上的第二电极部分。第一电极部分可以包括覆盖第一有源图案的第一金属图案以及位于第一金属图案上的第二金属图案。第二电极部分可以包括覆盖第二有源图案的第三金属图案以及位于第三金属图案上的第四金属图案，第一金属图案可以包括第一线路部和第一竖直部，该第一线路部平行于器件隔离层的顶表面延伸，以及该第一竖直部从第一线路部竖直延伸，第三金属图案可以包括第二线路部和第二竖直部，该第二线路部平行于器件隔离层的顶表面延伸，以及该第二竖直部从第二线路部竖直延伸。第一竖直部可以与第二竖直部接触。
[0007]根据本专利技术构思的实施例，一种半导体器件可以包括位于衬底上的第一有源图案和第二有源图案；器件隔离层，填充第一有源图案与第二有源图案之间的沟槽；第一源极/漏极图案，在第一有源图案上；第二源极/漏极图案，在第二有源图案上；第一沟道图案，连接到第一源极/漏极图案；第二沟道图案，连接到第二源极/漏极图案；以及栅电极，延伸以与第一沟道图案和第二沟道图案交叉，该栅电极包括位于第一有源图案上的第一电极部分以及位于第二有源图案上的第二电极部分。第一电极部分可以包括覆盖第一有源图案的第一金属图案以及位于第一金属图案上的第二金属图案。第二电极部分可以包括覆盖第二有源图案的第三金属图案以及位于第三金属图案上的第四金属图案，第一金属图案可以包括
第一线路部、第一竖直部和突出部，该第一线路部平行于器件隔离层的顶表面延伸，该第一竖直部从第一线路部竖直延伸，以及该突出部从第一线路部朝向第三金属图案突出。第三金属图案可以包括第二线路部、第二竖直部以及阶梯部，该第二线路部平行于器件隔离层的顶表面延伸，该阶梯部覆盖突出部，以及该第二竖直部从阶梯部竖直延伸并与突出部竖直重叠。
[0008]根据本专利技术构思的实施例，一种半导体器件可以包括：衬底，该衬底包括第一有源区、在第一方向上与第一有源区相邻的第二有源区、以及位于第一有源区与第二有源区之间的沟槽；器件隔离层，填充沟槽；第一有源图案，在第一有源区上；第二有源图案，在第二有源区上；第一源极/漏极图案，在第一有源图案上；第二源极/漏极图案，在第二有源图案上；第一沟道图案，连接到第一源极/漏极图案，该第一沟道图案包括彼此竖直间隔开的第一半导体图案、第二半导体图案和第三半导体图案；第二沟道图案，连接到第二源极/漏极图案，该第二沟道图案包括彼此竖直间隔开的第一半导体图案、第二半导体图案和第三半导体图案；栅电极，沿第一方向延伸以与所述第一沟道图案和所述第二沟道图案交叉，所述栅电极包括位于所述第一有源区上的第一电极部分以及位于所述第二有源区上的第二电极部分，对于所述第一沟道图案或所述第二沟道图案中的至少一个，所述栅电极包括位于衬底与所述第一半导体图案之间的第一部分、位于所述第一半导体图案与所述第二半导体图案之间的第二部分、位于所述第二半导体图案与所述第三半导体图案之间的第三部分、以及位于所述第三半导体图案上的第四部分；栅极绝缘层，介于第一沟道图案与栅电极之间以及第二沟道图案与栅电极之间；栅极间隔物，在栅极的侧面上；栅极封盖图案，在栅电极的顶表面上；第一层间绝缘层，在栅极封盖图案上；有源接触部，穿透所述第一层间绝缘层并分别耦接到所述第一源极/漏极图案和所述第二源极/漏极图案；栅极接触部，穿透所述第一层间绝缘层并耦接到所述栅电极；第二层间绝缘层，在第一层间绝缘层上；第一金属层，在第二层间绝缘层中，该第一金属层包括分别与有源接触部和栅极接触部电连接的下互连线；第三层间绝缘层，在第二层间绝缘层上；以及第二金属层，设置在第三层间绝缘层中，该第二金属层包括与下互连线电连接的上互连线，第一电极部分可以包括覆盖第一有源图案的第一金属图案以及位于第一金属图案上的第二金属图案。第二电极部分可以包括覆盖第二有源图案的第三金属图案以及位于第三金属图案上的第四金属图案，第一金属图案可以包括第一线路部和第一竖直部，该第一线路部平行于器件隔离层的顶表面延伸，以及该第一竖直部从第一线路部竖直延伸。第三金属图案可以包括第二线路部和第二竖直部，该第二线路部平行于器件隔离层的顶表面延伸，以及该第二竖直部从第二线路部竖直延伸。第一竖直部可以与第二竖直部彼此接触。
附图说明
[0009]图1是示出了根据一些示例实施例的半导体器件的平面图。
[0010]图2A至图2D是分别沿图1的线A
‑
A'、B
‑
B'、C
‑
C'和D
‑
D'截取的截面图。
[0011]图3A至图16C是示出了根据一些示例实施例的制造半导体器件的方法的截面图。
[0012]图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A和图16A是沿图1的线A
‑
A'截取的截面图。
[0013]图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B和图16B是
沿图1的线B
‑
B'截取的截面图。
[0014]图5C、图6C、图7C和图8C是沿图1的线C
‑
C'截取的截面图。
[0015]图3B、图4B、图5D、图6D、图7D、图8D、图9C、图10C、图11C、图12C、图13C、图14C、图15C和图16C是沿图1的线D
‑
D'截取的截面图。
[0016]图17是沿图1的线D
‑
D'截取的截面图，用于示出根据一些示例实施例的半导体器件。
[0017]图18是沿图1的线D
‑
D'截取的截面图，用于示出根据一些示例实施例的半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，包括第一有源区、与所述第一有源区相邻的第二有源区，以及位于所述第一有源区与所述第二有源区之间的沟槽；器件隔离层，填充所述沟槽；第一有源图案，在所述第一有源区上；第二有源图案，在所述第二有源区上；以及栅电极，延伸以与所述第一有源图案和所述第二有源图案交叉，所述栅电极包括位于所述第一有源区上的第一电极部分以及位于所述第二有源区上的第二电极部分，其中，所述第一电极部分包括覆盖所述第一有源图案的第一金属图案以及位于所述第一金属图案上的第二金属图案，所述第二电极部分包括覆盖所述第二有源图案的第三金属图案以及位于所述第三金属图案上的第四金属图案，所述第一金属图案包括第一线路部和第一竖直部，所述第一线路部平行于所述器件隔离层的顶表面延伸，以及所述第一竖直部从所述第一线路部竖直延伸，所述第三金属图案包括第二线路部和第二竖直部，所述第二线路部平行于所述器件隔离层的顶表面延伸，以及所述第二竖直部从所述第二线路部竖直延伸，以及所述第一竖直部与所述第二竖直部接触。2.根据权利要求1所述的半导体器件，还包括：第一源极/漏极图案，在所述第一有源图案上；第二源极/漏极图案，在所述第二有源图案上；第一沟道图案，连接到所述第一源极/漏极图案；以及第二沟道图案，连接到所述第二源极/漏极图案，其中，所述第一沟道图案与所述第二竖直部之间的最小距离基本上等于所述第二沟道图案与所述第一竖直部之间的最小距离。3.根据权利要求2所述的半导体器件，其中，所述第一沟道图案和所述第二沟道图案各自包括彼此竖直间隔开的多个半导体图案。4.根据权利要求3所述的半导体器件，其中所述第一金属图案填充所述第一沟道图案的多个半导体图案之间的空间，以及所述第三金属图案填充所述第二沟道图案的多个半导体图案之间的空间。5.根据权利要求1所述的半导体器件，其中所述第三金属图案还包括突出部，所述突出部从所述第二线路部朝向所述第一金属图案突出，以及所述第一金属图案还包括阶梯部，所述阶梯部从所述第一线路部延伸以覆盖所述突出部。6.根据权利要求5所述的半导体器件，其中，所述第一竖直部与所述突出部竖直重叠。7.根据权利要求1所述的半导体器件，其中，所述第一金属图案包括与所述第三金属图案不同的材料。8.根据权利要求1所述的半导体器件，其中所述第一金属图案的厚度大于所述第三金属图案的厚度，以及
所述第一金属图案和所述第三金属图案包括相同的材料。9.根据权利要求1所述的半导体器件，其中，所述第一竖直部和所述第二竖直部位于所述第二金属图案与所述第四金属图案之间。10.根据权利要求1所述的半导体器件，其中所述第一有源区是p型金属氧化物半导体场效应晶体管PMOSFET区，以及所述第二有源区是n型金属氧化物半导体场效应晶体管NMOSFET区。11.一种半导体器件，包括：在衬底上的第一有源图案和第二有源图案；器件隔离层，填充所述第一有源图案与所述第二有源图案之间的沟槽；第一源极/漏极图案，在所述第一有源图案上；第二源极/漏极图案，在所述第二有源图案上；第一沟道图案，连接到所述第一源极/漏极图案；第二沟道图案，连接到所述第二源极/漏极图案；以及栅电极，延伸以与所述第一沟道图案和所述第二沟道图案交叉，所述栅电极包括位于所述第一有源图案上的第一电极部分以及位于所述第二有源图案上的第二电极部分，其中，所述第一电极部分包括覆盖所述第一有源图案的第一金属图案以及位于所述第一金属图案上的第二金属图案，所述第二电极部分包括覆盖所述第二有源图案的第三金属图案以及位于所述第三金属图案上的第四金属图案，所述第一金属图案包括第一线路部、第一竖直部以及突出部，所述第一线路部平行于所述器件隔离层的顶表面延伸，所述第一竖直部从所述第一线路部竖直延伸，以及所述突出部从所述第一线路部朝向所述第三金属图案突出，以及所述第三金属图案包括第二线路部、第二竖直部以及阶梯部，所述第二线路部平行于所述器件隔离层的顶表面延伸，所述阶梯部覆盖所述突出部，以及所述第二竖直部从所述阶梯部竖直延伸...

【专利技术属性】
技术研发人员：朴俊模，朴鍊皓，林旺燮，崔圭峰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：