【技术实现步骤摘要】
包括层叠的半导体芯片的半导体封装件
[0001]本公开的实施方式的示例涉及半导体封装件，并且更具体地，涉及包括在垂直方向上层叠的两个或更多个半导体芯片的半导体封装件。
技术介绍
[0002]电子产品需要在满足高性能/大容量的同时具有更小的体积。因此，用于这种电子产品的半导体封装件也需要在具有预定尺寸或更小尺寸的同时包括多个半导体芯片。
[0003]多个半导体芯片可以在垂直方向上层叠并且可以使用诸如硅通孔(TSV)之类的贯通电极电连接。为了实现薄的半导体封装件，可以要求多个半导体芯片中的每一个具有薄的厚度。
技术实现思路
[0004]根据本公开的实施方式，一种半导体封装件可以包括：基板；第一半导体芯片，其位于基板上方并且电连接到基板；第二半导体芯片层叠物，其位于第一半导体芯片上方并包括在电连接到第一半导体芯片的同时在垂直方向上层叠的多个第二半导体芯片；以及虚设的第三半导体芯片，其位于第二半导体芯片层叠物上方，其中，第三接合结构的第三高度大于第二接合结构的第二高度，第三接合结构将第三半导体芯片联接到第二半...
【技术保护点】
【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：基板；第一半导体芯片，所述第一半导体芯片位于所述基板上方并且电连接到所述基板；第二半导体芯片层叠物，所述第二半导体芯片层叠物位于所述第一半导体芯片上方并包括在电连接到所述第一半导体芯片的同时在垂直方向上层叠的多个第二半导体芯片；以及虚设的第三半导体芯片，所述虚设的第三半导体芯片位于所述第二半导体芯片层叠物上方，其中，第三接合结构的第三高度大于第二接合结构的第二高度，所述第三接合结构将所述第三半导体芯片联接到所述多个第二半导体芯片当中的最上的第二半导体芯片，所述第二接合结构将所述第二半导体芯片当中的一个第二半导体芯片联接到所述多个第二半导体芯片当中直接位于所述一个第二半导体芯片下方的另一第二半导体芯片或者直接位于所述一个第二半导体芯片下方的所述第一半导体芯片。2.根据权利要求1所述的半导体封装件，其中，将所述第一半导体芯片联接到所述基板的第一接合结构的第一高度大于所述第二高度。3.根据权利要求2所述的半导体封装件，其中，所述第三高度与所述第一高度相同。4.根据权利要求1所述的半导体封装件，其中，所述第三接合结构的节距大于所述第二接合结构的节距。5.根据权利要求2所述的半导体封装件，其中，所述第三接合结构的节距和所述第一接合结构的节距大于所述第二接合结构的节距。6.根据权利要求5所述的半导体封装件，其中，所述第三接合结构的节距和所述第一接合结构的节距彼此相同。7.根据权利要求4所述的半导体封装件，其中，所述第二接合结构包括所述多个第二半导体芯片中的一个的第二前联接电极、所述第一半导体芯片的第一后联接电极或所述多个第二半导体芯片当中除了最上的第二半导体芯片之外的其余第二半导体芯片中的一个的第二后联接电极、以及第二接合层，所述第二接合层在所述第二前联接电极与所述第一后联接电极或所述第二后联接电极之间接合所述第二前联接电极与所述第一后联接电极或所述第二后联接电极，所述第三接合结构包括所述第三半导体芯片的第三前联接电极、所述最上的第二半导体芯片的附加第二后联接电极、以及第三接合层，所述第三接合层在所述第三前联接电极与所述附加第二后联接电极之间接合所述第三前联接电极与所述附加第二后联接电极，并且所述第三前联接电极的平面面积和所述附加第二后联接电极的平面面积大于所述第二前联接电极的平面面积、所述第一后联接电极的平面面积和所述第二后联接电极的平面面积。8.根据权利要求5所述的半导体封装件，其中，所述第二接合结构包括所述多个第二半导体芯片中的一个的第二前联接电极、所述第一半导体芯片的第一后联接电极或所述多个第二半导体芯片当中除了最上的第二半导体芯片之外的其余第二半导体芯片中的一个的第二后联接电极、以及第二接合层，所述第二接合层在所述第二前联接电极与所述第一后
联接电极或所述第二后联接电极之间接合所述第二前联接电极与所述第一后联接电极或所述第二后联接电极，所述第三接合结构包括所述第三半导体芯片的第三前联接电极、所述最上的第二半导体芯片的附加第二后联接电极、以及第三接合层，所述第三接合层在所述第三前联接电极与所述附加第二后联接电极之间接合所述第三前联接电极与所述附加第二后联接电...
【专利技术属性】
技术研发人员：徐铉哲，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。