场效应晶体管、其制备方法及集成电路技术

本发明专利技术实施例提供一种场效应晶体管、其制备方法及集成电路。场效应晶体管，其包括衬底，依次层叠于衬底上的栅极、栅介质层、沟道层，依次层叠于所述沟道层上的绝缘层、蚀刻停止层及保护层以及源极和漏极。所述沟道层的材质包括二维材料。所述场效应晶体管定义有贯穿所述绝缘层、所述蚀刻停止层及所述保护层，并暴露所述沟道层的两个通孔。源极和漏极分别设置于所述两个通孔内，以与所述沟道层形成顶部接触。以与所述沟道层形成顶部接触。以与所述沟道层形成顶部接触。

【技术实现步骤摘要】
场效应晶体管、其制备方法及集成电路


[0001]本申请涉及半导体
，尤其涉及一种场效应晶体管、其制备方法及集成电路。

技术介绍

[0002]二维材料由于具有原子级的超薄厚度，可以有效避免短沟道效应，因此，二维材料被认为非常适合作为场效应晶体管的沟道材料。然而，由于金属诱导间隙态(Metal
‑
induced gap states，MIGS)的影响，导致源漏极金属与二维材料构成的沟道层的界面处形成很强的费米能级钉扎效应(Fermi level pinning effect)，限制了二维半导体晶体管性能的提升。

技术实现思路

[0003]本申请实施例的第一方面提供一种场效应晶体管的制备方法，其包括：
[0004]于一衬底上依次形成栅极、栅介质层、沟道层，其中所述沟道层的材质包括二维材料；
[0005]于所述沟道层上依次形成绝缘层、蚀刻停止层及保护层；
[0006]选择性蚀刻所述绝缘层、所述蚀刻停止层及所述保护层，以形成贯穿所述绝缘层、所述蚀刻停止层及所述保护层，并暴露所述沟道层的两个通孔；
[0007]等离子体处理所述沟道层；以及
[0008]形成源极和漏极，所述源极和所述漏极分别设置于所述两个通孔内，并与所述沟道层形成顶部接触。
[0009]该场效应晶体管的制备方法，在沟道层上形成绝缘层、蚀刻停止层及保护层构成的叠层，对叠层进行选择性蚀刻，并增加等离子体处理沟道层的步骤。由于沟道层用于形成沟道的部分被位于其上方的绝缘层、蚀刻停止层及保护层所覆盖，因此，等离子体处理步骤中的等离子体中的电荷不会对场效应晶体管的沟道造成损伤。而且，离子体处理的步骤，等离子体可与沟道层中的用于形成金属
‑
半导体接触的界面上的悬挂键结合，而减少沟道层接触表面的悬挂键。如此，避免了费米能级钉扎的产生，而获得无费米能级钉扎的顶部接触。
[0010]本申请实施例的第二方面提供一种场效应晶体管，其采用上述的场效应晶体管的制备方法获得，所述场效应晶体管包括：
[0011]衬底；
[0012]栅极、栅介质层、沟道层，依次层叠于所述衬底上，其中所述沟道层的材质包括二维材料；
[0013]绝缘层、蚀刻停止层及保护层，依次层叠于所述沟道层上，所述场效应晶体管定义有贯穿所述绝缘层、所述蚀刻停止层及所述保护层，并暴露所述沟道层的两个通孔；以及
[0014]源极和漏极，分别设置于所述两个通孔内，以与所述沟道层形成顶部接触。
[0015]该场效应晶体管，其采用上述的场效应晶体管的制备方法获得，因此，其具有无费米能级钉扎的顶部接触，器件可靠性佳。
[0016]本申请实施例的第三方面提供一种集成电路，其包括外围电路及电性连接所述外围电路的场效应晶体管，场效应晶体管包括上述的场效应晶体管。
[0017]该集成电路包括上述的场效应晶体管，其具有与场效应晶体管相同的优点，可靠性佳。
附图说明
[0018]图1为本申请的一些实施例中，提供的场效应晶体管的制备方法的流程示意图。
[0019]图2为于保护层上形成图案化的光阻层的剖面示意图。
[0020]图3为于保护层上形成两个开口的剖面示意图。
[0021]图4为于绝缘层、蚀刻停止层及保护层构成的叠层上形成暴露沟道层的通孔的剖面示意图。
[0022]图5为等离子体处理沟道层的剖面示意图。
[0023]图6为形成源极和漏极后，得到的场效应晶体管的剖面示意图。
[0024]图7为本申请的一些实施例中，提供的集成电路的结构示意图。
[0025]主要组件符号说明
[0026]集成电路100
[0027]场效应晶体管10
[0028]衬底11
[0029]栅极12
[0030]栅介质层13
[0031]沟道层14
[0032]叠层15
[0033]绝缘层151
[0034]蚀刻停止层152
[0035]保护层153
[0036]开口1532
[0037]图案化的光阻层16
[0038]通孔17
[0039]源极181
[0040]漏极182
[0041]第一金属层191
[0042]第二金属层192
[0043]外围电路20
[0044]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0045]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。
[0046]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。
[0047]为能进一步阐述本专利技术达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本专利技术作出如下详细说明。
[0048]图1为本申请的一些实施例中，提供的场效应晶体管(Field Effect Transistor，FET)的制备方法的流程示意图。如图1所示，该制备方法包括以下步骤。
[0049]步骤S1：于一衬底上依次形成栅极、栅介质层、沟道层。
[0050]步骤S2：于沟道层上依次形成绝缘层、蚀刻停止层及保护层。
[0051]步骤S3：选择性蚀刻绝缘层、蚀刻停止层及保护层。
[0052]步骤S4：等离子体处理沟道层。
[0053]步骤S5：形成源极和漏极。
[0054]以下结合图2至6具体说明该制备方法。该方法制备的FET为背栅FET。需要说明的是，在图2至6所显示的制程之前、期间及之后可提供额外的操作，且对于该制备方法的其他实施例，可取代或省略以下所述的一些步骤。操作/制程的顺序是可交换的。
[0055]步骤S1：于一衬底上依次形成栅极、栅介质层、沟道层。
[0056]如图2所示，栅极12位于衬底11上，栅介质层13覆盖栅极12远离衬底11的一侧，沟道层14位于栅介质层13上。衬底11的材质例如选用硅、锗硅、应变硅、蓝宝石、碳化硅、氮化镓、砷化镓、氧化锌、氮化铝、金属及类金属等中的一种。
[0057]栅极12的材质包括具有均匀或不均匀之掺杂浓度的掺杂多晶硅，也可以包括金属，例如，铝、铜、钨、钛、钴、镍、钽、氮化钛、钛铝、氮化铝钛及氮化钽其中之一。栅极12的形成可包括通过例如化学气相沉积、物理气相沉积、原子层沉积或其组合形成一电极层，然后图案化该电极层，进而得到栅极12。图案化电极层的步骤可以采用黄光蚀刻。
[0058]在本申请的另一些实施例中，衬底11和栅极12为一体结构，即衬底11和栅极12并不是两个材料层形成的，而是由一个材料层形成的，这样避免了多次外延，保证了衬底11和栅极12的界面质量本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种场效应晶体管的制备方法，其特征在于，包括：于一衬底上依次形成栅极、栅介质层、沟道层，其中所述沟道层的材质包括二维材料；于所述沟道层上依次形成绝缘层、蚀刻停止层及保护层；选择性蚀刻所述绝缘层、所述蚀刻停止层及所述保护层，以形成贯穿所述绝缘层、所述蚀刻停止层及所述保护层，并暴露所述沟道层的两个通孔；等离子体处理所述沟道层；以及形成源极和漏极，所述源极和所述漏极分别设置于所述两个通孔内，并与所述沟道层形成顶部接触。2.如权利要求1所述的场效应晶体管的制备方法，其特征在于，选择性蚀刻所述绝缘层、所述蚀刻停止层及所述保护层包括：采用化学蚀刻的方法图案化所述保护层，以形成贯穿所述保护层，并暴露所述蚀刻停止层的两个开口；以及利用原子层蚀刻的方法图案化所述蚀刻停止层及所述保护层，以在所述两个开口处，形成暴露所述沟道层的所述两个通孔。3.如权利要求1所述的场效应晶体管的制备方法，其特征在于，利用原子层沉积的方法形成所述源极和所述漏极。4.如权利要求1所述的场效应晶体管的制备方法，其特征在于，所述等离子体处理的方法为O2等离子体处理或N2等离子体处理。5.一种场效应晶体管，其特征在于，采用如权利要求1至4中任意一项所述的场效应晶体管的制备方法获得，所述场效应晶体管包括：衬底；栅极、栅介质层...

【专利技术属性】
技术研发人员：陈中怡，
申请(专利权)人：鸿海精密工业股份有限公司，
类型：发明
国别省市：