运动控制数据高速协同处理系统及方法技术方案

本发明专利技术提供了一种运动控制数据高速协同处理系统及方法，其中，所述运动控制数据高速协同处理系统包括：主控卡、运动控制卡、光纤接口卡、传感器采集卡以及机箱，其中，所述机箱设有背板，所述主控卡、运动控制卡以及光纤接口卡安插在所述背板上，且通过所述背板总线互连；所述传感器采集卡、光纤接口卡以及运动控制卡中均设置有FPGA模块，且在所述传感器采集卡、光纤接口卡或者运动控制卡的FPGA模块中设置前端计算模块，所述前端计算模块用于前端计算，获取前端计算数据。本发明专利技术将前端计算模块放置在FPGA模块中，缩短计算耗时，缩短伺服周期，进而提高运动控制数据处理速度。进而提高运动控制数据处理速度。进而提高运动控制数据处理速度。

【技术实现步骤摘要】
运动控制数据高速协同处理系统及方法


[0001]本专利技术涉及半导体
，特别涉及一种运动控制数据高速协同处理系统及方法。

技术介绍

[0002]光刻机是IC制造的关键装备，随着光刻机及其光刻工艺技术的发展与进步，光刻机工件台控制系统对并行计算、复杂运动控制算法以及实时性控制等要求越来越高。而对于光刻机工件台的运动控制数据处理来说，一般仅使用DSP(Digital Signal Processor，数字信号处理器)作为运动控制计算处理器，造成负担重耗时长，运动控制数据处理速度低，影响伺服周期和控制精度。
[0003]例如，现有技术提出了一种高速大数据量信息处理系统，通过多核DSP配合FPGA(Field
‑
Programmable Gate Array，现场可编程门阵列)的组合方案，多核DSP作为数据处理核心模块，FPGA作为编解码显示控制模块，实现了IMU(Inertial Measurement Unit，惯性测量单元)/GPS(全球定位系统)/星光三组合导航算法。但是对于高端光刻设备来说，仅仅使用DSP进行计算12500M/min的数据处理能力，不能满足伺服周期的需求。
[0004]再例如，现有技术还提出了一种基于DSP和FPGA的嵌入式导航信息处理器，通过DSP和FPGA组合构成嵌入式导航处理器，实现导航数据的采集、处理、输出和其他控制。但是该方案DSP与FPGA之间仅有一个半双工EMIF接口，同时挂载FLASH(闪存)、SDRAM(Synchronous Dynamic RAM，同步动态随机存储器)和FPGA，导致DSP与FPGA之间的数据交互速率受限，并且导航数据处理全部由DPS负责，FPGA仅负责数据通道，没有充分发挥计算性。
[0005]因此，急需一种用于光刻设备的运动控制数据高速协同处理系统及方法，来提高运动控制数据处理速度，降低DSP计算量，缩短伺服周期。

技术实现思路

[0006]本专利技术的目的在于提供一种运动控制数据高速协同处理系统及方法，以降低DSP模块计算量，缩短计算耗时，缩短伺服周期，进而提高运动控制数据处理速度。
[0007]为了实现上述目的以及其他相关目的，本专利技术提供一种运动控制数据高速协同处理系统，包括：主控卡、运动控制卡、光纤接口卡、传感器采集卡以及机箱，其中，
[0008]所述机箱设有背板，所述主控卡、运动控制卡以及光纤接口卡安插在所述背板上，且通过所述背板总线互连；
[0009]所述主控卡，负责整个系统的控制调度；
[0010]所述传感器采集卡，将传感器数据转换为光纤信号，并将所述光纤信号通过通信光纤传输至所述光纤接口卡；
[0011]所述光纤接口卡，将所述传感器采集卡的光纤信号通过内同步转发给所述运动控制卡；
[0012]所述运动控制卡，根据所述光纤接口卡转发的光纤信号进行处理和计算，获取伺服控制数据；
[0013]所述传感器采集卡、光纤接口卡以及运动控制卡中均设置有FPGA模块，且在所述传感器采集卡、光纤接口卡或者运动控制卡的FPGA模块中设置前端计算模块，所述前端计算模块用于前端计算，获取前端计算数据。
[0014]可选的，在所述的运动控制数据高速协同处理系统中，所述系统还包括数据采集卡，其用于采集上一伺服周期的伺服控制数据，并将其转换为光纤信号，且将该光纤信号通过通信光纤传输至所述光纤接口卡。
[0015]可选的，在所述的运动控制数据高速协同处理系统中，所述传感器采集卡包括ADC模数转换模块、第一FPGA模块以及光纤通信接口模块，其中，
[0016]所述ADC模数转换模块将传感器数据转化为数字信号；
[0017]所述第一FPGA模块分别与所述ADC模块以及光纤通信接口模块连接，其用作数据通道，将所述数字信号传输至所述光纤通信接口；
[0018]所述光纤通信接口将所述数字信号转换成光纤信号，并将所述光纤信号传输至所述光纤接口卡。
[0019]可选的，在所述的运动控制数据高速协同处理系统中，所述光纤接口卡包括光纤通信模块以及第二FPGA模块，其中，
[0020]所述光纤通信模块接收所述传感器采集卡或者所述数据采集卡传输的所述光纤信号；
[0021]所述第二FPGA模块与所述光纤通信模块连接，用作数据通道。
[0022]可选的，在所述的运动控制数据高速协同处理系统中，所述光纤接口卡还包括内同步总线模块，其设置在所述背板上，所述内同步总线模块接收其他机箱的数据信号，并实现各机箱的伺服周期的同步控制。
[0023]可选的，在所述的运动控制数据高速协同处理系统中，所述运动控制卡包括时钟模块、第三FPGA模块、DSP模块以及程序固化模块，其中，
[0024]所述第三FPGA模块通过VME接口模块与背板总线连接，所述第三FPGA模块对所述光纤接口卡转发的光纤信号进行处理，并将处理后的数据传输至所述DSP模块；
[0025]所述DSP模块与所述第三FPGA模块连接，所述DSP模块通过PCIe接口模块获取所述第三FPGA模块处理后的数据，且根据系统配置，对所述第三FPGA模块传输的处理后的数据进行滤波和控制算法的计算，获取伺服控制数据；所述DSP模块还通过EMIF接口模块将获取的伺服控制数据传输至所述第三FPGA模块；
[0026]所述时钟模块与所述第三FPGA模块连接，为所述第三FPGA模块提供时钟信号；
[0027]所述程序固化模块与所述第三FPGA模块连接，其由FLASH芯片构成，用于存储所述第三FPGA模块和DSP模块的运行程序，上电后会自动加载。
[0028]可选的，在所述的运动控制数据高速协同处理系统中，所述第三FPGA模块包括：数据输入模块以及数据缓存模块，其中，
[0029]所述数据输入模块接收所述光纤接口卡转发的光纤信号，并对所述光纤信号进行转换、合成和解析；
[0030]所述数据缓存模块由所述第三FPGA模块内部的块随机存储器组成，映射PCIe接口
模块的寄存器空间，供所述DSP模块通过所述PCIe接口模块读取数据。
[0031]可选的，在所述的运动控制数据高速协同处理系统中，所述数据输入模块包括QSFP光模块、FPGA串并转换IP核以及协议解析子模块，其中，
[0032]所述QSFP光模块用于将所述光纤接口卡转发的光纤信号转换为高速差分串行信号，供所述FPGA串并转换IP核处理；
[0033]所述FPGA串并转换IP核用于对所述高速差分串行信号进行采样、对齐、解码，组合成并行数据；
[0034]所述协议解析子模块根据通信协议帧格式，解析出所述并行数据的帧的类型和具体数据。
[0035]可选的，在所述的运动控制数据高速协同处理系统中，所述前端计算模块包括参数缓存寄存器、数据缓存寄存器、线性校正子模块以及脉动矩阵子模块，其中，
[0036]所述参数缓存寄存器用于寄存所述数据采集卡或者传感器采集卡获取的初本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运动控制数据高速协同处理系统，其特征在于，包括：主控卡、运动控制卡、光纤接口卡、传感器采集卡以及机箱，其中，所述机箱设有背板，所述主控卡、运动控制卡以及光纤接口卡安插在所述背板上，且通过背板总线互连；所述主控卡，负责整个系统的控制调度；所述传感器采集卡，将传感器数据转换为光纤信号，并将所述光纤信号通过通信光纤传输至所述光纤接口卡；所述光纤接口卡，将所述传感器采集卡的光纤信号通过内同步转发给所述运动控制卡；所述运动控制卡，根据所述光纤接口卡转发的光纤信号进行处理和计算，获取伺服控制数据；所述传感器采集卡、光纤接口卡以及运动控制卡中均设置有FPGA模块，且在所述传感器采集卡、光纤接口卡或者运动控制卡的FPGA模块中设置前端计算模块，所述前端计算模块用于前端计算，获取前端计算数据。2.如权利要求1所述的运动控制数据高速协同处理系统，其特征在于，所述系统还包括数据采集卡，其用于采集上一伺服周期的伺服控制数据，并将其转换为光纤信号，且将该光纤信号通过通信光纤传输至所述光纤接口卡。3.如权利要求1所述的运动控制数据高速协同处理系统，其特征在于，所述传感器采集卡包括ADC模数转换模块、第一FPGA模块以及光纤通信接口模块，其中，所述ADC模数转换模块将传感器数据转化为数字信号；所述第一FPGA模块分别与所述ADC模块以及光纤通信接口模块连接，其用作数据通道，将所述数字信号传输至所述光纤通信接口；所述光纤通信接口将所述数字信号转换成光纤信号，并将所述光纤信号传输至所述光纤接口卡。4.如权利要求2所述的运动控制数据高速协同处理系统，其特征在于，所述光纤接口卡包括光纤通信模块以及第二FPGA模块，其中，所述光纤通信模块接收所述传感器采集卡或者所述数据采集卡传输的所述光纤信号；所述第二FPGA模块与所述光纤通信模块连接，用作数据通道。5.如权利要求4所述的运动控制数据高速协同处理系统，其特征在于，所述光纤接口卡还包括内同步总线模块，其设置在所述背板上，所述内同步总线模块接收其他机箱的数据信号，并实现各机箱的伺服周期的同步控制。6.如权利要求2所述的运动控制数据高速协同处理系统，其特征在于，所述运动控制卡包括时钟模块、第三FPGA模块、DSP模块以及程序固化模块，其中，所述第三FPGA模块通过VME接口模块与背板总线连接，所述第三FPGA模块对所述光纤接口卡转发的光纤信号进行处理，并将处理后的数据传输至所述DSP模块；所述DSP模块与所述第三FPGA模块连接，所述DSP模块通过PCIe接口模块获取所述第三FPGA模块处理后的数据，且根据系统配置，对所述第三FPGA模块传输的处理后的数据进行滤波和控制算法的计算，获取伺服控制数据；所述DSP模块还通过EMIF接口模块将获取的伺服控制数据传输至所述第三FPGA模块；
所述时钟模块与所述第三FPGA模块连接，为所述第三FPGA模块提供时钟信号；所述程序固化模块与所述第三FPGA模块连接，其由FLASH芯片构成，用于存储所述第三FPGA模块和DSP模块的运行程序，上电后会自动加载。7.如权利要求6所述的运动控制数据高速协同处理系统，其特征在于，所述第三FPGA模块包括：数据输入模块以及数据缓存模块，其中，所述数据输入模块接收所述光纤接口卡转发的光纤信号，并对所述光纤信号进行转换、合成和解析；所述数据缓存模块由所述第三FPGA模块内部的块随机存储器组成，映射PCIe接口模块的寄存器空间，供所述DSP模块通过所述PCIe接口模块读取数据。8.如权利要求7所述的运动控制数据高速协同处理系统，其特征在于，所述数据输入模块包括QSFP光模块、FPGA串并转换IP核以及协议解析子模块，其中，所述QSFP光模块用于将所述光纤接口卡转发的光纤信号转换为高速差分串行信号，供所述FPGA串并转换IP核处理；所述FPGA串并转换IP核用于对所述高速差分串行信号进行采样、对齐、解码，组合成并行数据；所述协议解析子模块根据通信协议帧格式，解析出所述并行数据的帧的类型和具体数据。9.如权利要求2所述的运动控制数据高速协同处理系统，其特征在于，所述前端计算模块包括参数缓存寄存器、数据缓存寄存器、线性校正子模块以及脉动矩阵子模块，其中，所述参数缓存寄存器用于寄存所述数据采集卡或者传感器采集卡获取的初始输入数据，所...

【专利技术属性】
技术研发人员：景文洋，郭林冲，陈丹，
申请(专利权)人：上海微电子装备集团股份有限公司，
类型：发明
国别省市：