半导体封装件制造技术

可以呈现一种半导体封装件。半导体封装件包括具有第一表面和第二表面的第一介电层。第一导电焊座和第二导电焊座被设置在第一介电层的第一表面上。由第一导电焊座形成的第一列和由第二导电焊座形成的第二列彼此间隔开。外部迹线从第二导电焊座延伸，并且内部迹线被设置在第一介电层的第二表面上。通孔穿透第一介电层并且将第一导电焊座分别连接至内部迹线。半导体晶片被设置在第一介电层的第一表面上。半导体晶片被设置在第一介电层的第一表面上。半导体晶片被设置在第一介电层的第一表面上。

【技术实现步骤摘要】
半导体封装件


[0001]本公开涉及半导体封装技术，并且更具体地，涉及包括互连的半导体封装件。

技术介绍

[0002]一种半导体封装件可以包括半导体晶片(die)和封装基板。集成电路(IC)可以集成到半导体晶片中。半导体晶片可以安装在封装基板上。半导体封装件可以包括保护半导体晶片的包封层。
[0003]半导体晶片和封装基板可以通过凸块互连彼此电连接。凸块互连可以指代通过导电凸块将半导体晶片的连接焊盘和封装基板的凸块焊座(land)彼此连接的结构。凸块焊座可以指代封装基板的导电迹线(trace)的一部分或封装基板的导电引线(lead)的一部分。导电凸块可以指代焊球、金属凸块、金属杆或导电柱的形状。
[0004]随着半导体封装技术的发展，对减小半导体晶片的尺寸的需求日益增加。此外，随着半导体晶片需要实现高密度和高性能，半导体晶片所需的连接焊盘的数量或凸块的数量或凸块焊座的数量也在增加。正在尝试在半导体晶片的有限面积内配置所需数量的连接焊盘的同时确保凸块焊座之间、导电凸块之间或连接焊盘之间的更宽的间距。

技术实现思路

[0005]在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上并且形成第一列；第二导电焊座，其设置在第一介电层的第一表面上并且形成与第一列间隔开的第二列；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；以及半导体晶片，其设置在第一介电层的第一表面上。
[0006]在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上；第二导电焊座，其设置在第一介电层的第一表面上；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；以及半导体晶片，其设置在第一介电层的第一表面上并且包括分别连接到第一导电焊座的第一晶片焊盘和分别连接到第二导电焊座的第二晶片焊盘，其中第一晶片焊盘设置在半导体晶片上，同时与第二晶片焊盘形成之字形(zigzag)布置。
[0007]在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上并且形成第一列；第二导电焊座，其设置在第一介电层的第一表面上并且形成与第一列间隔开的第二列；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；半导体晶片，其设置在第一介电层的第一表面上；以及接合布线，其将半导体晶片连接到第一导电焊座和第二导电焊座。
附图说明
[0008]图1和图2是例示根据本公开的实施方式的半导体封装件的示意性截面图。
[0009]图3是例示设置图1和图2的半导体封装件的导电焊座的布置形状的示意性平面图。
[0010]图4是例示设置图1和图2的半导体封装件的迹线的布置形状的示意性平面图。
[0011]图5是例示设置图1和图2的半导体封装件的晶片焊盘的布置形状的示意性平面图。
[0012]图6是例示设置图1和图2的半导体封装件的连接凸块和导电焊座的布置形状的示意性平面图。
[0013]图7是例示根据比较示例的设置连接凸块和导电焊座的布置形状的示意性平面图。
[0014]图8和图9是例示根据本公开的另一实施方式的半导体封装件的示意性截面图。
[0015]图10是例示设置图8和图9的半导体封装件的导电焊座和迹线的布置形状的示意性平面图。
[0016]图11是例示设置图8和图9的半导体封装件的晶片焊盘的布置形状的示意性平面图。
[0017]图12是例示根据本公开的实施方式的采用包括封装件的存储卡的电子系统的框图。
[0018]图13是例示根据本公开的实施方式的包括封装件的电子系统的框图。
具体实施方式
[0019]在本公开的实施方式的描述中使用的术语是考虑到所呈现的实施方式中的功能而选择的术语，并且术语的含义可以根据
中的用户或操作者的意图或习惯而变化。所使用的术语的含义当在本公开中被特别定义时与所限定的定义一致，如果没有特别定义，则它可以被解释为本领域技术人员普遍认可的含义。
[0020]在本公开的实施方式的描述中，“第一”、“第二”、“侧面”、“顶部”、“底部或下部”等描述是为了区分附属材料，而不用于限制附属材料本身或暗示任何特定的顺序。将理解的是，当一元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、连接或联接到另一元件或层，或者可以存在中间的元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间的元件或层。相似的标号始终指代相似的元件。
[0021]半导体装置可以包括半导体基板或其中层叠有多个半导体基板的结构。半导体装置可以指示其中封装了层叠有半导体基板的结构的半导体封装结构。半导体基板可以指代其上集成有电子组件和元件的半导体晶圆、半导体晶片或半导体芯片。半导体芯片可以指代其中集成了诸如DRAM、SRAM、NAND FLASH、NOR FLASH、MRAM、ReRAM、FeRAM或PcRAM之类的存储器集成电路的存储器芯片，或者其中逻辑电路集成在半导体基板上的逻辑晶片或者处理器，诸如ASIC芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或片上系统(SoC)。半导体装置可以应用于诸如便携式终端、生物或保健相关电子装置以及可穿戴电子装置之类的信息通信装置。半导体装置可以应用于物联网。
[0022]在整个本公开中，相同的附图标记可以指代相同的元件。相同的附图标记或类似的附图标记可以参照其它附图来描述，即使它们在对应的附图中没有提及或描述。此外，即使未指明附图标记，也可以参照其它附图来对它进行描述。
[0023]图1和图2是例示根据本公开的实施方式的半导体封装件10的示意性截面图。图3是例示设置图1和图2的半导体封装件10的导电焊座210和250的布置形状A1的示意性平面图。图4是例示设置图1和图2的半导体封装件10的迹线215和255的布置形状A2的示意性平面图。图5是例示设置图1和图2的半导体封装件10的晶片焊盘610的布置形状A3的示意性平面图。图1例示了半导体封装件10的沿着图4和图5的切割线X1
‑
X2的示意性X
‑
Z截面形状。图2例示了半导体封装件10的沿着图4和图5的切割线X3
‑
X4的示意性X
‑
Z截面形状。
[0024]参照图1，半导体封装件10可以包括半导体晶片600和封装基板500。半导体晶片600可以包括其中集成了集成电路(IC)的装置。半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：第一介电层，所述第一介电层包括第一表面和第二表面；第一导电焊座，所述第一导电焊座设置在所述第一介电层的所述第一表面上并形成第一列；第二导电焊座，所述第二导电焊座设置在所述第一介电层的所述第一表面上并形成与所述第一列间隔开的第二列；外部迹线，所述外部迹线从所述第二导电焊座延伸；内部迹线，所述内部迹线设置在所述第一介电层的所述第二表面上；通孔，所述通孔穿透所述第一介电层并且将所述第一导电焊座连接到所述内部迹线；以及半导体晶片，所述半导体晶片设置在所述第一介电层的所述第一表面上。2.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座包括岛形状的导电图案。3.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上，同时与所述第二导电焊座形成之字形布置。4.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置为相对于所述外部迹线延伸的方向在对角线方向上与所述第二导电焊座间隔开。5.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上以与所述通孔交叠。6.根据权利要求1所述的半导体封装件，其中，所述通孔垂直地穿透所述第一介电层。7.根据权利要求1所述的半导体封装件，其中，所述外部迹线彼此平行地延伸。8.根据权利要求1所述的半导体封装件，其中，所述内部迹线延伸以与位于所述外部迹线之间的区域和位于所述第二导电焊座之间的区域部分地交叠。9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第二介电层，所述第二介电层形成在所述第一介电层的所述第二表面上；以及外部连接器，所述外部连接器形成在所述第二介电层上并且电连接到所述内部迹线和所述外部迹线。10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括将所述半导体晶片电连接到所述第一导电焊座和所述第二导电焊座并且接合到所述第一导电焊座和所述第二导电焊座的连接凸块。11.一种半导体封装件，所述半导体封装件包括：第一介电层，所述第一介电层包括第一表面和第二表面；第一导电焊座，所述第一导电焊座设置在所述第一介电层的所述第一表面上；第二导电焊座，所述第二导电焊座设置在所述第一介电层的所述第一表面上；外部迹线，所述外部迹线从所述第二导电焊座延伸；内部迹线，所述内部迹线设置在所述第一介电层的所述第二表面上；通孔，所述通孔穿透所述第一介电层并且将所述第一导电焊座连接到所述内部迹线；以及半导体晶片，所述半导体晶片设置在所述第一介电层的所述第一表面上并且包括分别
连接到所述第一导电焊座的第一晶片焊盘和分别连接到所述第二导电焊座的第二晶片焊盘，其中，所述第一晶片焊盘被设置在所述半导体晶片上，同时与所述第二晶片焊盘形成之字形布置。12.根据权利要求11所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上以分别与所述第一晶片...

【专利技术属性】
技术研发人员：金康勋，金翅荺，宋俊蓉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：