一种图像传感器及相机制造技术

本实用新型专利技术公开了一种图像传感器及相机，该图像传感器包括全局控制器、感光像素阵列、ADC阵列，感光像素阵列包括多个像素阵列单元，各像素阵列单元包括多个感光像素，ADC阵列包括多个ADC阵列单元，各ADC阵列单元包括多个ADC，全局控制器电性连接于感光像素阵列，处于同一排列单位的多个像素阵列单元电性连接于多个ADC阵列单元，每个ADC阵列单元至少电性连接于一个像素阵列单元，排列单位包括行或列。通过本实用新型专利技术的实施，将同一行/列的多个像素阵列单元与多个ADC阵列单元交叉互联，且一个ADC阵列单元可以连接多个像素阵列单元，使得ADC阵列单元得到了充分利用，并保证了图像传感器的帧率性能。传感器的帧率性能。传感器的帧率性能。

【技术实现步骤摘要】
一种图像传感器及相机


[0001]本技术涉及传感器
，尤其涉及一种图像传感器及相机。

技术介绍

[0002]图像传感器可被应用于各种类型的电子装置(诸如，智能手机、个人计算机、监控摄像头等)中，或者可作为一个独立的电子装置。
[0003]图像传感器可包括电荷耦合器件(CCD，Charge Coupled Device)图像传感器或互补氧化物半导体图像传感器(CMOS，Complementary Metal Oxide Semiconductor)，CMOS图像传感器比CCD图像传感器驱动起来更简单，并且可包括集成在单个芯片中的信号处理电路。因此，出于CMOS图像传感器具有小型化、功耗低的特性，被广泛地应用在诸如智能电话的便携式电子装置中。
[0004]图像传感器是集成了被配置为将光信号转换为电信号的多个像素的传感器。图像传感器可包括用于每个像素的多个晶体管，并且图像传感器可控制导通/截止晶体管。可读出由像素转换的电信号，并且可使用全局快门方法等作为读出方法。全局快门方法可以以特定的行单位顺序读出由像素转换的电信号，或者以根据控制信号而任意改变的列单位的顺序读出电信号。
[0005]现有图像传感器一般都是为像素阵列的每一列像素共用一个模数转换器(ADC，Analog
‑
to
‑
Digital Converter)，用于对模拟信号进行量化转换，而像素阵列的每一列共用一个ADC，导致像素阵列中的像素和ADC的对应关系相对固定，在一些应用场景中会出现部分ADC空闲或处于无效工作状态，图像传感器的帧率性能达不到预期值，从而不能很好的适应图像传感器多样化的使用场景。

技术实现思路

[0006]本技术实施例的主要目的在于提供一种图像传感器及相机，至少能够解决相关技术中提供的图像传感器的ADC利用率不高以及输出帧率较低的问题。
[0007]为实现上述目的，本技术实施例第一方面提供了一种图像传感器，包括：全局控制器、感光像素阵列、ADC阵列，所述感光像素阵列包括多个像素阵列单元，各所述像素阵列单元包括多个感光像素，所述ADC阵列包括多个ADC阵列单元，各所述ADC阵列单元包括多个ADC，所述全局控制器电性连接于所述感光像素阵列，处于同一排列单位的多个所述像素阵列单元电性连接于多个所述ADC阵列单元，每个所述ADC阵列单元至少电性连接于一个所述像素阵列单元，所述排列单位包括行或列。
[0008]为实现上述目的，本技术实施例第二方面提供了一种相机，所述相机包括上述第一方面提供的图像传感器。
[0009]根据本技术实施例提供的图像传感器及相机，该图像传感器包括全局控制器、感光像素阵列、ADC阵列，感光像素阵列包括多个像素阵列单元，各像素阵列单元包括多个感光像素，ADC阵列包括多个ADC阵列单元，各ADC阵列单元包括多个ADC，全局控制器电性
连接于感光像素阵列，处于同一排列单位的多个像素阵列单元电性连接于多个ADC阵列单元，每个ADC阵列单元至少电性连接于一个像素阵列单元，排列单位包括行或列。通过本技术的实施，将同一行/列的多个像素阵列单元与多个ADC阵列单元交叉互联，且一个ADC阵列单元可以连接多个像素阵列单元，从而有效提高了ADC的利用率，且保证了图像输出帧率。
[0010]本技术其他特征和相应的效果在说明书的后面部分进行阐述说明，且应当理解，至少部分效果从本技术说明书中的记载变的显而易见。
附图说明
[0011]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1为相关技术提供的一种图像传感器的结构示意图；
[0013]图2为本技术实施例提供的一种图像传感器的结构示意图；
[0014]图3为本技术实施例提供的另一种图像传感器的结构示意图；
[0015]图4为本技术实施例提供的又一种图像传感器的结构示意图。
具体实施方式
[0016]为使得本技术的技术目的、特征、优点能够更加的明显和易懂，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0017]下面通过具体实施方式结合附图对本技术作进一步详细说明。
[0018]相关技术中所提供的图像传感器如图1所示，该图像传感器包括全局控制器101、像素阵列102以及ADC阵列103，其像素阵列中各列像素作为一个像素阵列单元1021，各像素阵列单元1021一一对应电性连接有一ADC阵列单元1031，也即各列像素共用一个ADC阵列单元1031，由于像素阵列102中像素阵列单元1021和ADC阵列单元1031的对应关系相对固定，不能很好的适应图像传感器的各种应用场景。例如，在使用ROI(Region of Interest，感兴趣区域)功能时，ROI之外的像素阵列单元1021对应的ADC阵列单元1031一直处于空闲状态，导致在使用ROI功能的过程中，图像传感器的帧率性能达不到预期值。
[0019]为了解决相关技术中提供的图像传感器的ADC利用率不高以及输出帧率较低的问题，本实施例提供了一种图像传感器，该图像传感器可以包括但不限于电荷耦合器件CCD、互补金属氧化物半导体图像传感器CMOS。如图2所示为本实施例提供的一种图像传感器的结构示意图，当然，图2仅对部分像素阵列单元与ADC阵列单元的连接关系进行了示意，在本实施例中，图像传感器包括全局控制器201、感光像素阵列202、ADC阵列203，感光像素阵列202包括多个像素阵列单元2021，各像素阵列单元2021包括多个感光像素，ADC阵列203包括多个ADC阵列单元2031，各ADC阵列单元2031包括多个ADC，全局控制器201电性连接于感光
像素阵列202，处于同一排列单位(例如图2中所示意的以列作为单位)的多个像素阵列单元2021电性连接于多个ADC阵列单元2031，每个ADC阵列单元2031至少电性连接于一个像素阵列单元2021，排列单位包括行或列。
[0020]在本实施例中，全局控制器被配置为在图像传感器上电时刻复位整个感光像素阵列，以确保感光像素阵列具有稳定的初始状态。另外，在感光像素阵列保持稳定的初始状态时，解除复位，触发感光像素阵列开始工作。感光像素阵列用于执行光电转换，将光信号转换为电信号，感光像素阵列中每一个像素均包括感光区及读出电路。ADC阵列用于将连续的模拟信号转换为数字形式的离散信号，然后，即可将数字信号输出至数字处理模块。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器，其特征在于，包括：全局控制器、感光像素阵列、ADC阵列，所述感光像素阵列包括多个像素阵列单元，各所述像素阵列单元包括多个感光像素，所述ADC阵列包括多个ADC阵列单元，各所述ADC阵列单元包括多个ADC，所述全局控制器电性连接于所述感光像素阵列，处于同一排列单位的多个所述像素阵列单元电性连接于多个所述ADC阵列单元，每个所述ADC阵列单元至少电性连接于一个所述像素阵列单元，所述排列单位包括行或列。2.如权利要求1所述的图像传感器，其特征在于，所述像素阵列单元的数量大于或等于所述ADC阵列单元的数量。3.如权利要求1所述的图像传感器，其特征在于，各所述ADC阵列单元均与多个所述像素阵列单元电性连接，且多个所述像素阵列单元中至少部分处于不同所述排列单位。4.如权利要求1所述的图像传感器，其特征在于，各所述像素阵列单元均与不同所述排列单位所相应设置的多个所述ADC阵列单元电性连接。5.如权利要求1所述的图像传感器，其特征在于，处于同一感兴趣区域内的多个所述像素阵列单元，均与不同所...

【专利技术属性】
技术研发人员：杨东天，王浩轩，
申请(专利权)人：深圳锐视智芯科技有限公司，
类型：新型
国别省市：