用于显示装置的像素电路制造方法及图纸

公开了一种用于显示装置的像素电路。像素电路可以包括驱动晶体管，其被配置成根据施加到驱动晶体管的栅极的电压来控制从第一电源到发光器件的电流量。发光装置包括电连接到驱动晶体管的第二端子的第一端子和电连接到第二电源的第二端子。像素电路还可以包括存储电容器，该存储电容器包括连接到驱动晶体管的栅极端子的第一极板和连接到第一节点的第二极板。像素电路还可以包括多个晶体管，其被配置为将第一电源、数据电压输入线和预设电压输入线耦合到像素电路。线耦合到像素电路。线耦合到像素电路。

【技术实现步骤摘要】
用于显示装置的像素电路


[0001]本公开大体涉及电子电路，尤其涉及显示装置的像素的控制电路，例如用于向有源矩阵OLED(AMOLED)显示装置的像素中的有机发光二极管(OLED)发送电流。

技术介绍

[0002]OLED通过电子和空穴的复合产生光。更具体地，当在OLED的阳极和阴极之间施加偏压以使电流在它们之间通过时，OLED发光。光的亮度与电流的大小有关。如果没有电流，将不存在光发射。这样，OLED技术是一种能够在显示器应用中使用时在像素之间实现几乎无限对比度的绝对黑的技术。
[0003]常规地，像素薄膜晶体管(TFT)电路通过驱动晶体管将电流输送给显示装置的元件，例如OLED。在一个示例中，输入信号例如，高“SCAN”信号可被提供至电路中的开关晶体管，以允许数据电压输入线“VDAT”的电压在电路的编程阶段期间被存储在存储电容器处。当SCAN信号为低且开关晶体管将电路与数据电压隔离时，V
DAT
电压(V
DAT
)由电容器保持，且将此电压施加到驱动晶体管的栅极。在驱动晶体管具有阈值电压V
TH
的情况下，通过由以下等式给出的驱动晶体管的电流增益或“β”(其中，V
OLED
是OLED两端的电压)，至OLED(I
OLED
)的电流量与驱动晶体管的栅极上的电压相关。
[0004]TFT器件特性，尤其是TFT阈值电压V
TH
，可能由于制造过程和/或在运行期间TFT器件的应力和老化而改变。在相同的VDAT电压的情况下，由于像素间的此类阈值电压变化，TFT驱动晶体管所传输的电流量可能发生很大的变化。因此，对于给定VDAT值，显示器中的像素可能不会表现出均匀亮度。类似地，由于制造过程和/或OLED运行期间的应力和老化，OLED装置特性可能会发生改变。例如，用于发光的OLED的阈值电压可能会改变。因此，常规电路配置通常包括操作以补偿这些组件变化中的至少一些元件，以实现子像素之间具有更均匀亮度的OLED显示器的元件。
[0005]因此，传统上，OLED像素电路通过采用补偿驱动晶体管的特性不匹配的电路，对驱动晶体管的阈值电压和/或载流子迁移率的变化具有高容差范围。然而，这样的电路经常产生不期望的问题，例如不利的光发射(例如，对比度降低)、晶体管驱动电流精度降低、功率效率差、电路占用面积增大、阈值补偿缓慢或无效等。
[0006]此外，使阈值电压补偿工作复杂化的是，人们越来越希望驱动晶体管的低频驱动以降低功耗，因为这种驱动可能会导致其他问题。一个这样的问题是驱动晶体管滞后，由此晶体管阈值电压可根据在先前帧中施加至驱动晶体管的栅极和源极的电压的大小而变化，这可导致来自像素的不可预测且可变的发射水平，其取决于像素的历史而不仅仅是所施加的数据电压。

技术实现思路

[0007]本专利技术涉及一种像素电路，用于补偿驱动晶体管中的阈值电压变化。
[0008]根据本专利技术的一个方面，像素电路可包括驱动晶体管，其包括栅极端子、第一端子和第二端子。驱动晶体管可被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量。所述发光器件可包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子。所述像素电路可进一步包括存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板。所述像素电路可进一步包括第一晶体管，其包括连接至所述第一电源的第一端子以及连接至所述驱动晶体管的所述第一端子的第二端子。所述像素电路可进一步包括第二晶体管，其包括连接至所述驱动晶体管的所述第一端子的第一端子以及连接至所述驱动晶体管的所述栅极端子的第二端子。所述像素电路可进一步包括第三晶体管，其包括连接至所述第一节点的第一端子以及连接至数据电压输入线的第二端子。所述像素电路可进一步包括第四晶体管，其包括连接至所述驱动晶体管的所述第二端的第一端以及连接至预设电压输入线的第二端。所述像素电路可进一步包括第五晶体管，其包括连接至所述第一节点的第一端子以及连接至所述驱动晶体管的所述第二端子的第二端子。
[0009]在第一方面中的一实施方式中，所述像素电路可进一步包括第二存储电容器，所述第二存储电容器包括连接至所述驱动晶体管的所述栅极端子的第一极板、以及连接至所述驱动晶体管的所述第二端子的第二极板。
[0010]在第一方面中的另一实施方式中，所述像素电路可进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子、以及连接至所述第四晶体管的所述第一端子、所述第五晶体管的所述第二端子以及所述发光器件的所述第一端子的第二端子。
[0011]在第一方面中的另一实施方式中，所述像素电路可进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第一端子的第一端子、以及连接至所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子的第二端子。
[0012]在第一方面中的另一实施方式中，所述像素电路可进一步包括稳定电容器，所述稳定电容器包括连接至所述第二晶体管的所述第一端子的第一极板以及连接至稳定电压输入线的第二极板。
[0013]在第一方面中的另一实施方式中，所述像素电路可进一步包括参考晶体管，所述参考晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子以及连接至参考电压输入线的第二端子。
[0014]在第一方面中的另一实施方式中，所述像素电路可进一步包括分离晶体管，所述分离晶体管包括连接至所述第四晶体管的所述第一端子和所述第五晶体管的所述第二端子的第一端子、以及连接至所述发光器件的所述第一端子的第二端子，其中，在截止状态中，所述分离晶体管将所述发光器件与所述像素电路的剩余部分隔离。
[0015]在第一方面中的另一实施方式中，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管包括n型晶体管。
[0016]在第一方面中的另一实施方式中，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管或所述第五晶体管中的至少一个包括氧化铟镓锌
(IGZO)晶体管。
[0017]在第一方面中的另一实施方式中，所述发光器件包括有机发光二极管(OLED)、微型发光二极管(微型LED)或量子点LED(QLED)中的一个。
[0018]根据本公开的第二专利技术，一种在正常模式中操作用于显示装置的像素电路的方法，所述方法可以包括提供像素电路。所述像素电路可包括驱动晶体管，其包括栅极端子、第一端子和第二端子。所述驱动晶体管可被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量。所述发光器件可包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子。所述像素电路可进一步包括存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板。所述像素电路可进一步包括多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于显示装置的像素电路，其特征在于，所述像素电路包括：驱动晶体管，其包括栅极端子、第一端子和第二端子，所述驱动晶体管被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量，所述发光器件包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子；存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板；第一晶体管，其包括连接至所述第一电源的第一端子以及连接至所述驱动晶体管的所述第一端子的第二端子；第二晶体管，其包括连接至所述驱动晶体管的所述第一端子的第一端子以及连接至所述驱动晶体管的所述栅极端子的第二端子；第三晶体管，其包括连接至所述第一节点的第一端子以及连接至数据电压输入线的第二端子；第四晶体管，其包括连接至所述驱动晶体管的所述第二端的第一端以及连接至预设电压输入线的第二端；以及第五晶体管，其包括连接至所述第一节点的第一端子以及连接至所述驱动晶体管的所述第二端子的第二端子。2.根据权利要求1所述的像素电路，其特征在于，进一步包括第二存储电容器，所述第二存储电容器包括连接至所述驱动晶体管的所述栅极端子的第一极板、以及连接至所述驱动晶体管的所述第二端子的第二极板。3.根据权利要求1所述的像素电路，其特征在于，进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子、以及连接至所述第四晶体管的所述第一端子、所述第五晶体管的所述第二端子以及所述发光器件的所述第一端子的第二端子。4.根据权利要求1所述的像素电路，其特征在于，进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第一端子的第一端子、以及连接至所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子的第二端子。5.根据权利要求1所述的像素电路，其特征在于，进一步包括稳定电容器，所述稳定电容器包括连接至所述第二晶体管的所述第一端子的第一极板以及连接至稳定电压输入线的第二极板。6.根据权利要求1所述的像素电路，其特征在于，进一步包括参考晶体管，所述参考晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子以及连接至参考电压输入线的第二端子。7.根据权利要求1所述的像素电路，其特征在于，进一步包括分离晶体管，所述分离晶体管包括连接至所述第四晶体管的所述第一端子和所述第五晶体管的所述第二端子的第一端子、以及连接至所述发光器件的所述第一端子的第二端子，其中，在截止状态中，所述分离晶体管将所述发光器件与所述像素电路的剩余部分隔离。8.根据权利要求1所述的像素电路，其特征在于，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管包括n型晶体管。
9.根据权利要求1所述的像素电路，其特征在于，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管或所述第五晶体管中的至少一个包括氧化铟镓锌晶体管。10.根据权利要求1所述的像素电路，其特征在于，所述发光器件包括有机发光二极管、微型发光二极管或量子点LED中的一个。11.一种在正常模式中操作用于显示装置的像素电路的方法，所述方法包括：提供像素电路，所述像素电路包括：驱动晶体管，其包括栅极端子、第一端子和第二端子，所述驱动晶体管被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量，所述发光器件包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子；存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板；以及多个晶体管，所述多个晶体管中的每一个晶体管耦合到所述驱动晶体管、所述发光器件和所述存储电容器中的一个或多个，使用所述多个晶体管中的一个或多个来执行：初始化阶段，所述初始化阶段包括通过将所述驱动晶体管的至少所述栅极端子电连接至所述第一电源，将所述驱动晶体管的至少所述栅极端子设置为第一电压而不打开所述驱动晶体管；组合的阈值补偿和数据编程阶段，所述组合的阈值补偿和数据编程阶段通过二极管连接所述驱动晶体管来补偿所述驱动晶体管的阈值电压并将数据电压编程到像素电路，并通过将所述驱动晶体管的所述第一端子和所述...

【专利技术属性】
技术研发人员：奥利弗，
申请(专利权)人：夏普显示科技株式会社，
类型：发明
国别省市：