用于UQPSK-DSSS信号的定时同步方法及系统技术方案

本发明专利技术公开的用于UQPSK

【技术实现步骤摘要】
用于UQPSK
‑
DSSS信号的定时同步方法及系统


[0001]本专利技术涉及一种用于UQPSK
‑
DSSS信号的混合位定时同步方法及系统，属于通信信号处理领域。

技术介绍

[0002]非平衡四相相移键控(UQPSK)可用于传输两路传输速率不同且相互独立的信息，可以根据需要使相互独立的两路分别扩频或者不扩频，扩频支路抗干扰能力强，非扩频支路传输速率高。UQPSK
‑
DSSS信号一条支路进行直接序列扩频，另一条支路不扩频，扩频支路可用于指令控制和测距业务，具有良好的抗干扰性和保密性，非扩频支路可用于传输高速数据，满足大容量数据传输业务需求。UQPSK
‑
DSSS信号体制兼具测距测控和高速数传功能，可广泛应用于无人机、卫星系统等信息非对称的场景中。
[0003]UQPSK
‑
DSSS信号的定时同步基于码环实现，码环即时支路的输出结果即为扩频支路解调信息；非扩频支路的定时同步可采用直接抽取或过零点检测法、Gardener算法等位同步算法；直接抽取在高过采样率环境下效果良好，低过采样率环境下性能有明显下降；位同步算法在整数倍过采样下性能良好。非整数倍过采样下，信号体制存在大抖动，导致非扩频支路的位定时同步难以实现。

技术实现思路

[0004]本专利技术的主要目的之一是提供一种用于UQPSK
‑
DSSS信号的定时同步方法，本专利技术利用UQPSK
‑
DSSS信号具有完全对齐的耦合性的特点，且利用码环NCO相位累积量稳定的特点，仅利用码环NCO相位累积量即能够实现对测控链路和数传链路的高效联合解调，进而实现UQPSK
‑
DSSS信号的混合位定时同步，无需过多的信号处理硬件资源，便于FPGA硬件实现。
[0005]本专利技术的目的是通过下述技术方案实现的。
[0006]本专利技术公开的用于UQPSK
‑
DSSS信号的定时同步方法，UQPSK
‑
DSSS信号扩频支路用于测控，非扩频支路用于数传，扩频支路的解调依据码环实现。在非整数倍过采样下UQPSK
‑
DSSS信号体制存在大抖动，通过内插
‑
滤波
‑
抽取的采样率变换操作，降低非整数倍过采样所导致的大体制抖动，在确保UQPSK
‑
DSSS信号的I、Q两路完全对齐的耦合特性的同时保证码环NCO相位累积量保持稳定；根据UQPSK
‑
DSSS信号的上述耦合特性构建非扩频支路的归一化定时误差解调模型；依据测控链路解调所需码环NCO相位累积量，得到Q路符号的NCO
Q
相位累积量；根据所述归一化定时误差解调模型，通过线性内插运算得到非扩频支路的定时偏差估计值；根据定时偏差估计值对输入信号做内插运算，利用扩频支路已有信息得到非扩频支路的最佳采样点，即实现对测控链路和数传链路的联合解调，进而实现UQPSK
‑
DSSS信号的混合位定时同步。
[0007]本专利技术公开的用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，包括如下步骤：
[0008]步骤1：信源I路为低速数据，Q路为高速数据，扩频后的I路与非扩频的Q路通过映射操作得到UQPSK
‑
DSSS信号；通过内插
‑
滤波
‑
抽取的采样率变换操作，依据高采样率下可
降低非整数倍过采样所带来的不利影响的特点，降低非整数倍过采样所导致的大体制抖动，得到调制的数字基带信号；映射后信号通过零值内插保证扩频支路扩频后的码片信息与非扩频支路的符号信息具有完全对齐的耦合性；数字基带信号由数模转换器DAC转换为模拟信号，模拟信号通过同轴线发送出去。
[0009]步骤1.1：I路信息为d1(n)，Q路信息为d2(n)，扩频码为c1(n)，I路扩频后的码片速率与Q路信息速率相同，扩频后的I路与非扩频的Q路直接映射得到采样率为R
chip
的UQPSK
‑
DSSS信号s1(n)，R
chip
为I路扩频后的码片速率。
[0010]步骤1.2：DAC的采样率为f
s
，D为正整数，采用零值内插，在步骤1.1所得序列s1(n)的相邻采样点之间插入零值点，得到采样率为D
×
f
s
的序列s2(n)。
[0011]作为优选，步骤1.2所述零值内插采用NCO
tx
相位累积实现，NCO
tx
量化为Nbit的整数，每次的增量为R
chip
/(D
×
f
s
)
×2N
，NCO
tx
每累加一次输出一个新的采样点，溢出时输出已知序列s1(n)，不溢出时输出零值，由此实现零值内插。
[0012]步骤1.3：将步骤1.2所得序列s2(n)输入至根升余弦滤波器，得到采样率为D
×
f
s
的序列s3(n)，序列s3(n)与序列s2(n)相比变换更为缓慢。
[0013]步骤1.4：对采样率为D
×
f
s
的序列s3(n)做抽取操作，降低采样率，即在序列s3(n)的采样数据点上，每隔D
‑
1个点取一个点，形成新的采样率为f
s
的序列s4(n)。
[0014]步骤1.5：采样率为f
s
的序列s4(n)通过数模转换器DAC转换为模拟调制信号，模拟信号通过同轴线发送出去。
[0015]步骤2：通过匹配滤波对ADC采样得到的数字信号做匹配滤波处理，得到数字基带信号x(n)。匹配滤波为与发送端的成型滤波单元相同滚降因子的根升余弦滤波器。
[0016]模数转换器ADC接收基带模拟信号，采样率与DAC相同均为f
s
，通过理想匹配滤波后所得数字基带信号为
[0017][0018]其中，P1为I路的信号功率，P2为Q路的信号功率，功率比p＝P2/P1>1；d1(n),d2(n)∈{
‑
1,1}分别为I路与Q路的数据序列；c1(n)∈{
‑
1,1}是用于直接序列扩频的PN码序列；n(n)为高斯白噪声信号。
[0019]I、Q两路信号分别记为i(n)和q(n)：
[0020][0021]其中，n
I
(n)、n
Q
(n)为高斯白噪声信号。
[0022]步骤3：根据直接数字频率合成器原理，由码环频率控制字FCW控制产生与接收PN码c1(n)的频率和相位一致的本地PN码直接数字频率合成器中码环NCO相位累积量由零开始逐渐累加，每次增加量为当前频率控制字；将输入信号与本地PN码完成相关运算和积分清除运算，积分时间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，其特征在于：包括如下步骤，步骤1：信源I路为低速数据，Q路为高速数据，扩频后的I路与非扩频的Q路通过映射操作得到UQPSK
‑
DSSS信号；通过内插
‑
滤波
‑
抽取的采样率变换操作，依据高采样率下可降低非整数倍过采样所带来的不利影响的特点，降低非整数倍过采样所导致的大体制抖动，得到调制的数字基带信号；映射后信号通过零值内插保证扩频支路扩频后的码片信息与非扩频支路的符号信息具有完全对齐的耦合性；数字基带信号由数模转换器DAC转换为模拟信号，模拟信号通过同轴线发送出去；步骤2：通过匹配滤波对ADC采样得到的数字信号做匹配滤波处理，得到数字基带信号x(n)；匹配滤波为与发送端的成型滤波单元相同滚降因子的根升余弦滤波器；步骤3：根据直接数字频率合成器原理，由码环频率控制字FCW控制产生与接收PN码c1(n)的频率和相位一致的本地PN码直接数字频率合成器中码环NCO相位累积量由零开始逐渐累积，每次增加量为当前频率控制字；将输入信号与本地PN码完成相关运算和积分清除运算，剥离接收信号中的PN码，得到I路位定时同步结果；步骤4：将超前、滞后支路相干积分结果输入至码环鉴相器，得到码环的鉴相误差；通过环路滤波器滤除码环的鉴相误差中的噪声，使滤波结果真实的反应滤波器输入信号的相位变化；步骤5：根据UQPSK
‑
DSSS信号的I、Q两路完全对齐的耦合特性构建非扩频支路的归一化定时误差解调模型；依据I路解调所需码环中的NCO相位累积量，得到Q路符号的NCO
Q
相位累积量；根据所述归一化定时误差解调模型，通过线性内插运算得到非扩频支路的归一化定时偏差估计值；步骤6：式(2)中第一项包含Q路信息，第二项为噪声，从中提取出最佳采样点即为Q路位定时同步结果；根据定时偏差估计值对输入信号做内插运算，利用扩频支路已有信息得到非扩频支路的最佳采样点，即实现对I路和Q路的联合解调，进而实现UQPSK
‑
DSSS信号的混合位定时同步。2.如权利要求1所述的用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，其特征在于：步骤1实现方法为，步骤1.1：I路信息为d1(n)，Q路信息为d2(n)，扩频码为c1(n)，I路扩频后的码片速率与Q路信息速率相同，扩频后的I路与非扩频的Q路直接映射得到采样率为R
chip
的UQPSK
‑
DSSS信号s1(n)，R
chip
为I路扩频后的码片速率；步骤1.2：DAC的采样率为f
s
，D为正整数，采用零值内插，在步骤1.1所得序列s1(n)的相邻采样点之间插入零值点，得到采样率为D
×
f
s
的序列s2(n)；步骤1.3：将步骤1.2所得序列s2(n)输入至根升余弦滤波器，得到采样率为D
×
f
s
的序列s3(n)，序列s3(n)与序列s2(n)相比变换更为缓慢；步骤1.4：对采样率为D
×
f
s
的序列s3(n)做抽取操作，降低采样率，即在序列s3(n)的采样数据点上，每隔D
‑
1个点取一个点，形成新的采样率为f
s
的序列s4(n)；步骤1.5：采样率为f
s
的序列s4(n)通过数模转换器DAC转换为模拟调制信号，模拟信号通过同轴线发送出去。3.如权利要求2所述的用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，其特征在于：
步骤2中，模数转换器ADC接收基带模拟信号，采样率与DAC相同均为f
s
，通过理想匹配滤波后所得数字基带信号为其中，P1为I路的信号功率，P2为Q路的信号功率，功率比p＝P2/P1>1；d1(n),d2(n)∈{
‑
1,1}分别为I路与Q路的数据序列；c1(n)∈{
‑
1,1}是用于直接序列扩频的PN码序列；n(n)为高斯白噪声信号；I、Q两路信号分别记为i(n)和q(n)：其中，n
I
(n)、n
Q
(n)为高斯白噪声信号。4.如权利要求3所述的用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，其特征在于：步骤3中，根据直接数字频率合成器原理，由码环频率控制字FCW控制产生与接收PN码c1(n)的频率和相位一致的本地PN码直接数字频率合成器中码环NCO相位累积量由零开始逐渐累积，每次增加量为当前频率控制字；将输入信号与本地PN码完成相关运算和积分清除运算，积分时间为一个周期的PN码的长度L
pn
，即I路一个符号的持续时间T
symbol
，具体表达式为当码环取得理想同步时，即时支路一个周期PN码的积分时间内I路信息保持不变，式(3)中I路表达式简化为上式中第一项包含I路有效信息，第二项为噪声；环路稳定后，即时支路的本地PN码与接收信号的PN码c1(n)对齐，相关运算的结果取得最大值，即时支路相干积分结果即为I路位定时同步结果。5.如权利要求4所述的用于UQPSK
‑
DSSS信号的混合位定时同步实现方法，其特征在于：步骤5实现方法为，步骤5.1：将码NCO累积量归一化至[0,L
pn
)范围内，L
pn
为一个周期PN码的长度；待环路取得理想同步时，接收信号完成载波剥离与PN码剥离，本地PN码与接收信号的PN码c1(n)对齐，码NCO累积一个周期对应本地PN码的一个周期，对应接收信号PN码的一个周期；
步骤5.2：取归一化后码NCO的小数部分，命名为NCO
Q
；码NCO累积周期除以L
pn
对应接收信号一个PN码的持续时间，即I路一个码片的持续时间，对应Q路符号的一个周期；步骤5.3：NCO
Q
的[0,1)一个周期对应Q路符号的一个周期，进一步可得，NCO
Q
＝0.5时对应Q路符号的最佳采样点；当NCO
Q
(n)≤0.5，NCO
Q
(n+...

【专利技术属性】
技术研发人员：杨凯，马智茹，王诗力，周荣花，王爱华，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：