一种抑制高次模的芯片封装结构制造技术

本发明专利技术提供了一种抑制高次模的芯片封装结构，涉及芯片封装技术领域，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分，所述晶圆级封装部分包括从下到上依次设置的封装衬底、裸芯片、第一钝化层、RDL、第二钝化层、UBM及焊球，在所述中间平面位置设置信号输出电路，在所述第一钝化层上设置金属化通孔，所述金属化通孔相对所述中间平面呈对称分布，所述裸芯片上对应所述金属化通孔位置设置GSG焊盘，通过所述GSG焊盘及金属化通孔实现所述裸芯片与所述RDL电性能互连，在所述RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让。本技术方案解决了现有技术中如何在毫米波频带抑制高次模的技术问题。波频带抑制高次模的技术问题。波频带抑制高次模的技术问题。

【技术实现步骤摘要】
一种抑制高次模的芯片封装结构


[0001]本专利技术涉及芯片封装
，尤其是涉及一种抑制高次模的芯片封装结构。

技术介绍

[0002]随着半导体工艺的不断进步，各种无线电设备都在朝着高频化和小型化方向发展，集成芯片行业也正在如火如荼的发展，为了满足高集成度、高可靠性、低成本和易装配的需求，对芯片进行各种各样的封装已经成为了优选。晶圆级封装WLP（Wafer Level Package）具有芯片单元稳定、集成度高、可靠性强、机械保护性好和高性价比的特点，十分满足行业内的封装需求，已经成为当前IC芯片封装的主流技术。晶圆级封装的一般定义为形成封装体的大部分或全部工艺步骤均在未切分的完整晶圆上完成的封装形式，不同于传统的先切割再封装测试的流程，它在结束前道晶圆制备的流程的晶圆上直接进行封装以及凸点制备等一系列封装流程。晶圆级封装技术制备的产品，例如处理器、传感器、通信模块等在市场上一占据了重要地位。
[0003]晶圆封装芯片端口主要通过球栅阵列BGA（Ball Grid Array）焊球垂直焊接到PCB（Printed Circuit B本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制高次模的芯片封装结构，其特征在于，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分，所述晶圆级封装部分包括从下到上依次设置的封装衬底、裸芯片、第一钝化层、RDL、第二钝化层、UBM及焊球，在所述中间平面位置设置信号输出电路，在所述第一钝化层上设置金属化通孔，所述金属化通孔相对所述中间平面呈对称分布，所述裸芯片上对应所述金属化通孔位置设置GSG焊盘，通过所述GSG焊盘及金属化通孔实现所述裸芯片与所述RDL电性能互连，在所述RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让。2.如权利要求1所述的抑制高次模的芯片封装结构，其特征在于，所述开口避让距离为100μm。3.如权利要求1所述的抑制高次模的芯片封装结构，其特征在于，所述RDL包括信号线和金属地，所述信号线位于所述中间平面的位置，所述金属地对称分布在所述中间平面的两边。4.如权利要求3所述的抑制高次模的芯片封装结构，其特征在于，所述金属化通孔包括地通孔及信号通孔，所述信号通孔设置在所述中间平面位置，所述地通孔对称分布在所述中间平面的两边。5.如权利要求4所述的抑制高次模的芯片封装结构，其特征在于，所述UBM位于所述第二钝化层中，包括信号UBM和接地UBM，所述信号...

【专利技术属性】
技术研发人员：刘伟，彭东亮，刘强，郭齐，
申请(专利权)人：成都天成电科科技有限公司，
类型：发明
国别省市：