高密度互联三维集成器件封装结构及其制造方法技术

本发明专利技术公开了一种高密度互联三维集成器件封装结构及其制造方法，其包括晶圆封装件及转接板；转接板包括硅基片、第一功能芯片、第一重布线层及第二重布线层；硅基片上形成有第一腔体，第一功能芯片嵌设在第一腔体内；第二重布线层与第一重布线层分别设置在硅基片的上下表面上；硅基片内设置有若干贯通上下表面的第一通孔、自第一腔体底部向下贯通至下表面的第二通孔，通孔内填充有金属填料形成导电硅通孔；第一重布线层与导电硅通孔电连接，第二重布线层与第一功能芯片和部分导电硅通孔电连接，第二重布线上设置有与晶圆封装件键合连接的微凸点。本发明专利技术通过嵌入芯片对相邻叠加芯片的互联起到了桥梁作用，提高了互联速度，减小了封装厚度。了封装厚度。了封装厚度。

【技术实现步骤摘要】
高密度互联三维集成器件封装结构及其制造方法


[0001]本专利技术属于芯片封装
，特别是涉及一种高密度互联三维集成器件封装结构及其制造方法。

技术介绍

[0002]随着集成电路芯片制造技术节点(5nm、3nm)的发展，遵循摩尔定律的芯片制造技术渐渐接近其物理极限，相应地，制造而成的芯片性价比也越来越差。有鉴于芯片封装技术在技术上与芯片制造技术存在巨大的技术差距，业界普遍认为，由芯片封装技术提升为主导方向，借以提高电子产品的性价比时代已经来临。其中，系统级封装(SiP，systeminpackage)将是超越摩尔定律的必然途径之一。SiP技术是通过混合各种技术如传统封装技术、先进封装技术、基板技术、表面贴装技术等，把芯片和被动元件电信号连接而成的具有(子)系统功能的封装技术。作为SiP技术不可或缺的先进封装技术即晶圆级封装(WLP)，自2000年以来得到了快速的发展。扇出晶圆级封装技术(fan
‑
outWLP)解决了扇入晶圆级封装(fan
‑
inWLP)不能封装high
‑
pin(即非lowI/O)芯片的技术问题，而且开辟了晶圆级封装多芯片的途径，也使得晶圆级的系统级封装(waferlevelSiP)成为可能。
[0003]另一方面，物联网、大数据、云计算等要求电子封装件的集成度越来越高，芯片与芯片之间、芯片与基板之间的电连接越来越短，三维封装体的散热性能好。基于硅通孔TSV的硅转接板技术(Siinterposer)和基于TSV的三维封装技术被认为是高集成度封装多芯片的理想选择方案。硅转接板技术可以使相邻芯片之间可以通过转接板上的重布线技术(芯片制造中后道技术可以使线宽/线距达到0.6um)实现信号的互联，也使得Highpin芯片的窄节距(pitch)经由转接板，可放大成与基板结合的宽节距。
[0004]现有技术中专利公开号为CN114497025A公开了一种半导体封装及其形成方法，其封装结构包括位于底部的第一管芯结构、叠设于第二管芯结构上的第二管芯结构以及叠设于第二管芯结构上的第三管芯结构，各个管芯结构之间通过重分布结构互联，其中第一管芯结构包括中介层S
IP
和设置在中介层S
IP
中的第一集成电路管芯，中介层S
IP
为硅基板，第二管芯结构与第三管芯结构均为封装组件，其包括导电柱与多个集成电路管芯、以及将导电柱与多个集成电路管芯封装在内的密封填料。该封装结构存在以下缺点：
[0005]1)封装组件内的集成电路管芯通过金属导电柱实现与重分布结构互联，进而实现与其他管芯结构中的集成电路管芯、同一层高度空间内的集成电路管芯以及与基板实现互连。但该封装结构中的集成电路管芯通过在其正面设置有互连结构与结合垫，并采用电介质层填充其上表面使其表面平整，之后通过裸露出来的结合垫实现与重布线层的连接，该设计容易导致封装体的整体厚度加厚，不利于更多叠层芯片的封装，对于实现高密度封装结构不利。
[0006]2)且封装组件中的金属导电柱直接在中介层S
IP
表面上的重分布结构上进行，由于互联金属柱为细长的立体柱状结构，直接在重布线层上制备，底部的第一重分布结构上的金属导电层难以提供足够的贴附力来支撑互联金属柱，导致第一重分布结构上的金属导电
层的局部应力过大，容易导致金属导电层变形，线路图形遭到破坏，甚至产生撕裂分层现象，对应到互联金属柱上则会发生歪斜，最终导致产品不良，且无法正常的进行后续的工艺制程。
[0007]3)直接在中介层S
IP
底部布置锡球实现与PCB基板的电连接，其布线过密，但芯片集成数量一般，无法实现更高密度集成性的芯片封装。
[0008]因此，有必要提供一种新的高密度互联三维集成器件封装结构及其制造方法来解决上述问题。

技术实现思路

[0009]本专利技术的主要目的之一在于提供一种高密度互联三维集成器件封装结构，通过嵌入芯片对相邻叠加芯片的互联起到了桥梁作用，提高了互联速度，使得封装厚度减小，同时解决了封装过程中芯片嵌入和芯片叠加后整片晶圆的严重翘曲问题。
[0010]本专利技术通过如下技术方案实现上述目的：一种高密度互联三维集成器件封装结构，其包括基板与晶圆封装件、焊接在所述基板上且通过金属凸点与所述晶圆封装件键合连接的转接板；所述转接板包括硅基片、第一功能芯片、第一重布线层以及第二重布线层；
[0011]所述硅基片具有相对的第一表面与第二表面，所述第一重布线层设置在第一表面上，所述第二重布线层设置在第二表面上；
[0012]所述硅基片的第二表面上向内凹陷形成有第一腔体，所述第一功能芯片嵌入设置在所述第一腔体内；
[0013]所述硅基片内设置有若干自所述第一表面贯通至所述第二表面的第一通孔、自所述第一腔体底部贯通至所述第一表面的第二通孔，所述第一通孔与所述第二通孔内均填充有金属填料分别形成第一导电硅通孔、第二导电硅通孔；
[0014]所述第一重布线层与所述第一导电硅通孔、第二导电硅通孔电连接，所述第二重布线层与所述第一导电硅通孔、所述第一功能芯片电连接；
[0015]所述第一重布线层上设置有与所述基板焊接的锡球，所述第二重布线上设置有与所述晶圆封装件键合连接的第一微凸点。
[0016]本专利技术的另一目的在于提供一种高密度互联三维集成器件封装结构的制造方法，其包括以下步骤：
[0017]S1)制备晶圆封装件：
[0018]S11)提供一衬底晶片，在所述衬底晶片表面制备得到第一金属导电柱；
[0019]S12)将第二功能芯片、被动元件按照设定的位置贴装在所述衬底晶片上；
[0020]S13)采用密封填料将所述第二功能芯片、所述被动元件和所述第一金属导电柱全部封装在内，得到第一封装体；
[0021]S14)对所述第一封装体的上表面进行研磨减薄，露出所述第二功能芯片与所述第一金属导电柱，得到第三封装组件；
[0022]S15)在所述第三封装组件的上表面制备得到第四重布线层，所述第四重布线层与所述第一金属导电柱的顶部电连接；
[0023]S16)在所述第四重布线层上制作第二金属导电柱，其底部与所述第四重布线层电连接；
[0024]S17)将各种异构芯片倒装在所述第四重布线层上，与所述第四重布线层进行互联；
[0025]S18)采用密封填料将所述异构芯片和所述第二金属导电柱全部封装在内形成固有形状，得到第二封装体；
[0026]S19)对所述第二封装体的上表面进行研磨减薄，露出所述异构芯片和所述第二金属导电柱，得到第二封装组件；
[0027]S110)在所述第二封装组件的上表面制备得到第三重布线层，所述第三重布线层与所述第二金属导电柱的顶部电连接；
[0028]S111)在所述第三重布线层上倒装若干第三功能芯片，所述第三功能芯片焊脚朝下与所述第三重布线层电连接；
[0029]S112)采用密封填本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高密度互联三维集成器件封装结构，其包括基板与晶圆封装件，其特征在于：还包括焊接在所述基板上且通过金属凸点与所述晶圆封装件键合连接的转接板；所述转接板包括硅基片、第一功能芯片、第一重布线层以及第二重布线层；所述硅基片具有相对的第一表面与第二表面，所述第一重布线层设置在第一表面上，所述第二重布线层设置在第二表面上；所述硅基片的第二表面上向内凹陷形成有第一腔体，所述第一功能芯片嵌入设置在所述第一腔体内；所述硅基片内设置有若干自所述第一表面贯通至所述第二表面的第一通孔、自所述第一腔体底部贯通至所述第一表面的第二通孔，所述第一通孔与所述第二通孔内均填充有金属填料分别形成第一导电硅通孔、第二导电硅通孔；所述第一重布线层与所述第一导电硅通孔、第二导电硅通孔电连接，所述第二重布线层与所述第一导电硅通孔、所述第一功能芯片电连接；所述第一重布线层上设置有与所述基板焊接的锡球，所述第二重布线上设置有与所述晶圆封装件键合连接的第一微凸点。2.如权利要求1所述的高密度互联三维集成器件封装结构，其特征在于：所述金属填料溢出通孔覆盖在所述第一表面上形成连通所述第一导电硅通孔及所述第二导电硅通孔的一层金属导电层。3.如权利要求1所述的高密度互联三维集成器件封装结构，其特征在于：所述第一功能芯片外周表面与所述第一腔体内壁之间的缝隙通过密封填料填充封装，且形成与所述第二表面平齐的封装表面，封装表面所述第一功能芯片上的焊盘裸露于所述封装表面，所述第二重布线层通过所述焊盘实现与所述第一功能芯片的电信号连通。4.如权利要求1所述的高密度互联三维集成器件封装结构，其特征在于：所述硅基片的厚度为500～1000um，所述第一重布线层与所述第二重布线层的厚度为3～50um；所述第一腔体的深度为100～500um。5.如权利要求1所述的高密度互联三维集成器件封装结构，其特征在于：所述第一表面上、所述第一通孔与所述第二通孔的内壁表面上均镀膜形成有一层介质薄膜；所述介质薄膜为SiO2、Si3N4、或SiO2与Si3N4两者复合。6.如权利要求5所述的高密度互联三维集成器件封装结构，其特征在于：所述介质薄膜的表面镀膜形成有复合金属薄膜，所述复合金属薄膜包括覆盖在所述介质薄膜表面上的粘附层以及覆盖在所述粘附层外表面上的过渡层；所述粘附层为Ti、或TiW、或TiN中的一种，其厚度为1nm～1um；所述过渡层为Cu、Au、CrAu、NiAu、PtAu中的一种，其厚度为1nm～1um。7.如权利要求1所述的高密度互联三维集成器件封装结构，其特征在于：所述晶圆封装件包括自上而下依次叠设的第一封装组件、第二封装组件以及第三封装组件，所述第一封装组件与所述第二封装组件之间设置有第三重布线层，所述第二封装组件与所述第三封装组件之间设置有第四重布线层，所述第三封装组件的下表面设置有第五重布线层，所述第五重布线层的下表面设置有若干与所述第一微凸点一一相互键合连接的第二微凸点。8.如权利要求7所述的高密度互联三维集成器件封装结构，其特征在于：所述第三封装组件包括设置同一高度空间内的第一金属导电柱、倒装在该高度空间内的若干第二功能芯片与若干被动元件、以及封装形成固有形状的密封填料；所述第一金属导电柱贯通所述第
三封装组件的上下表面且分别与所述第四重布线层、所述第五重布线层电连接；所述第二功能芯片以及所述被动元件的焊盘裸露于所述第三封装组件下表面，与所述第五重布线层电连接。9.如权利要求8所述的高密度互联三维集成器件封装结构，其特征在于：所述第二封装组件包括设置同一高度空间内的第二金属导电柱、倒装在该高度空间内的若干异构芯片以及封装形成固有形状的密封填料；所述第二金属导电柱贯通所述第二封装组件的上下表面且分别与所述第三重布线层、所述第四重布线层电连接；所述异构芯片的焊盘裸露于所述第二封装组件下表面，与所述第四重布线层电连接；所述第一封装组件包括焊接在所述第三重布线层上的第三功能芯片以及将所述第三功能芯片封装在内形成固有形状的密封填料；所述第三功能芯片的焊盘裸露于所述第一封装组件下表面，与所述第三重布线层电连接；所述第三功能芯片的背面裸露于所述第一封装组件上表面。10.一种高密度互联三维集成器件封...

【专利技术属性】
技术研发人员：叶义军，俞国庆，郝杰，
申请(专利权)人：立芯精密智造昆山有限公司，
类型：发明
国别省市：