一种集成电路全局布局优化方法及相关设备技术

本发明专利技术提供了一种集成电路全局优化方法及相关设备，方法包括：获取目标区域的全局布局中每个布局单元的初始位置坐标；根据线长函数和密度函数，构建布局模型；针对每个布局单元，将布局单元的初始位置坐标输入布局模型，得到每个布局单元的中心点位置坐标；根据每个布局单元的中心点位置坐标在目标区域内调整每个布局单元的位置，得到布局结果；本发明专利技术利用布局模型求解共轭梯度法的步长，并计算步长的步长学习率；将学习率代入布局模型中的迭代公式进行位置坐标迭代计算，得到每个布局单元的中心点位置坐标，从而获取布局结果，避免了进行步长部分的矩阵计算，减少了计算量，节约了布局所需时间。了布局所需时间。了布局所需时间。

【技术实现步骤摘要】
一种集成电路全局布局优化方法及相关设备


[0001]本专利技术涉及集成电路
，特别涉及一种集成电路全局优化方法及相关设备。

技术介绍

[0002]目前，超大规模集成电路关系到我国数字经济高质量发展、提高综合国力成为了现代制造业中不可或缺的一环，常见的应用场景如：移动互联网、智能电网、新能源汽车、网络通讯等。这些使用场景中通常要求集成电路的试验功耗等性能指标。集成电路单元的布局结果决定着集成电路的性能指标。全局布局作为集成电路布局中最关键的部分，对最终布局结果有着非常大的影响。为了在给定的布局区域内，将布局单元按设计规则放置，并满足布局单元间连线短、单元间重叠少的要求，还可以加入时序、拥塞等设计需求。超大规模集成电路布局是一个具有多目标和多约束的非线性优化问题，布局问题的目标有单元间的互连线线长、时延等，约束有密度约束、区域约束等，直接求解该问题非常困难。通常在全局布局阶段将单元间的总线长作为优化目标，密度作为约束条件，利用优化算法得到一个合理的全局布局解。因此，如何求解以优化线长为目标的布局问题，在合理的时间内利用优化算法计算出好的布局解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路全局布局优化方法，其特征在于，包括：步骤1，获取目标区域中每个布局单元的初始位置坐标；步骤2，根据线长函数和密度函数，构建布局模型；步骤3，针对每个所述布局单元，将所述布局单元的初始位置坐标输入所述布局模型，利用所述布局模型求解共轭梯度法的步长，并计算所述步长的步长学习率；将所述学习率代入所述布局模型中的迭代公式进行位置坐标迭代计算，得到每个所述布局单元的中心点位置坐标；步骤4，根据每个所述布局单元的中心点位置坐标在所述目标区域内调整每个所述布局单元的位置，得到布局结果。2.根据权利要求1所述的集成电路全局布局优化方法，其特征在于，所述步骤1包括：获取所述目标区域的宽度和高度；以所述目标区域的左下角顶点为坐标原点，分别以所述宽度和所述高度作为横轴和纵轴，构建直角坐标系；根据所述直角坐标系，得到目标区域的全局布局中每个布局单元的初始位置坐标。3.根据权利要求2所述的集成电路全局布局优化方法，其特征在于，构建所述布局模型为：为：为：其中，W
LSE
(x,y)为线长函数，σ是人工设定的参数，b为布局区域划分的网格，M
b
为可容纳的最小重叠面积，γ为光滑化参数，v
i
为线网中的第i个布局单元，e为线网，即布局单元与布局单元之间的连接关系，x
i
为第i个布局单元的中心点横坐标，y
i
为第i个布局单元的中心点纵坐标，D
b
(x,y)为密度函数，即所有可移动布局单元与网格b重叠部分的总面积，V为所有布局单元v的集合，θ
x
(b,v)为重叠函数，即网格b和布局单元v在x方向重叠的长度，θ
y
(b,v)为重叠函数，即网格b和布局单元v在y方向重叠的长度。4.根据权利要求3所述的集成电路全局布局优化方法，所述步骤3包括：使用所述共轭梯度算法，计算得到每个所述布局单元的中心点位置坐标；所述中心点位置坐标包括中心点横坐标和中心点纵坐标；将y看作常数，x看作变量，计算所述中心点横坐标，公式如下：x
(k+1)
＝x
(k)
+α
(k)
d
(k)
其中，
k为迭代次数，为第k次迭代时线网中的第n个布局单元的中心点横坐标，α
k
、β
k
为第k次迭代的步长，d
k
为第k次迭代的共轭方向，g
(k)
为布局模型的梯度，为步长学习率，T为矩阵转置符号；将x看作常数，y看作变量，计算所述中心点纵坐标，公式如下：y
(k+1)
＝y
(k)
+α
(k)
d
(k)
其中，其中，其中，其中，其中，为第k次迭代时线网中的第n个布局单元的中心点纵坐标。
5.根据权利要求4所述的集成电路全局布局优化方法，其特征在于，所述布局模型的梯度包括所述线长函数的梯度和所述密度函数的梯度，公式如下：度包括所述线长函数的梯度和所述密度函数的梯...

【专利技术属性】
技术研发人员：陈学松，张苹，蔡述庭，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：