【技术实现步骤摘要】
一种电路板共面阻抗线与铜间距的优化方法
[0001]本专利技术涉及一种电路板共面阻抗线与铜间距的优化方法。
技术介绍
[0002]目前各电路板制造商在接收到客户的电路板设计图时，为了保证最终的成品满足客户的设计需求，一般需要根据制造商自身的工艺情况对一些设计参数进行补偿，共面阻抗线到铜的间距就是其中一个需要进行补偿的参数，目前电路板制造商一般需要靠人工在CAM软件例如Genesis或Incam中进行调整操作，而这个过程需要耗费大量时间，同时电路板对阻抗值的控制非常严格，因此调整的容错率非常低，但人工调整随着工作量的增加难免会出现错误，一旦操作不慎将会对极大程度的影响后续产品量产的良品率。
[0003]因此，如何克服上述存在的缺陷，已成为本领域技术人员亟待解决的重要课题。
技术实现思路
[0004]本专利技术克服了上述技术的不足，提供了一种电路板共面阻抗线与铜间距的优化方法。
[0005]为实现上述目的，本专利技术采用了下列技术方案：
[0006]一种电路板共面阻抗线与铜间距的优化方法，
【技术保护点】
【技术特征摘要】
1.一种电路板共面阻抗线与铜间距的优化方法，其特征在于包括以下步骤：步骤一：将电路板需要优化间距的对应铜层信息导入到Genesis/Incam软件中，所述铜层信息包括该层中线路(1)、焊盘(2)和覆铜(3)的分布图形；步骤二：通过Genesis/Incam根据线路(1)的分布情况获取该铜层线路(1)与线路(1)之间的最小距离定义为阻抗间距A，通过Genesis/Incam根据焊盘(2)与覆铜(3)的分布情况获取焊盘(2)到覆铜(3)的最小间距定义为焊盘(2)到覆铜(3)距离B，其中A、B的单位都为mil；步骤三：将线路(1)图形拷贝一份至第一编辑层(4)，然后在第一编辑层(4)中将各线路(1)图形边缘分别向外扩展A；步骤四：将经步骤三处理后的第一编辑层(4)中的图形拷贝一份至第二编辑层(5)，然后在第二编辑层(5)中将各图形边缘分别向外扩展C，其中C的单位为mil；步骤五：将经步骤三处理后的第一编辑层(4)中的图形信息再拷贝一份至第二编辑层(5)，将第二编辑层(5)中已有的图形信息与从第一编辑层(4)拷贝进来的信息求差集，从而获得与线路(1)图形位置对应的环形图案；步骤六：将覆铜(3)的图形拷贝一份至第三编辑层(6)，并在第三编辑层(6)中将覆铜(3)图形的边缘向外扩展D，...
【专利技术属性】
技术研发人员：何瑞鹏，唐缨，汪小青，肖景鹏，方志成，杨年虎，
申请(专利权)人：广东依顿电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。