一种二级电源电路制造技术

本发明专利技术公开了一种二级电源电路，包括：参考偏置电流源，用于给第一镜像恒流源提供稳定的偏置电流；第一镜像恒流源，用于将所述偏置电流转换为设定的电流；源极跟随器，用于将所述第一镜像恒流源的输出电压进行跟随输出；输出供电电路，用于根据所述源极跟随器的输出设定所述二级电源电路的输出电压；低电压适应电路，用于在源极跟随器栅极节点电压控制下，在电源电压VDDA较低时重新设定所述二级电源电路的输出电压，通过本发明专利技术，可以在电源电压VDDA较低时能获得较高的输出电压。VDDA较低时能获得较高的输出电压。VDDA较低时能获得较高的输出电压。

【技术实现步骤摘要】
一种二级电源电路


[0001]本专利技术涉及一种电路，特别是涉及一种改进的二级电源电路。

技术介绍

[0002]目前，在宽电压范围应用的IP内部常常需要一个二级电源提供稳定电压。如图1所示为现有技术的一种二级电源电路，如图1所示，现有技术二级电源电路，包括：参考偏置电流源(IBIAS)10、第一镜像恒流源20、源极跟随器30和输出供电电路40，其中，参考偏置电流源(IBIAS)10，用于给第一镜像恒流源20提供稳定的偏置电流IBIAS；第一镜像恒流源20，包括：第一PMOS管MP1和第二PMOS管MP2，用于将偏置电流IBIAS转换为设定的电流；源极跟随器30，包括：第三NMOS管MN3和第四NMOS管MN4，用于将第一镜像恒流源20的输出的电压进行跟随输出；输出供电电路40，包括：第一NMOS管MN1、第二NMOS管MN2和第三PMOS管MP3，用于设定输出电压。
[0003]具体地，第一PMOS管MP1和第二PMOS管MP2组成电流镜(镜像恒流源)，提供支路电流；第三NMOS管MN3和第四NMOS管MN4组成源极跟随电路，使输出电压节点V2ND(二级电源电压)的电压等于节点V2M的电压；第一NMOS管MN1和第三PMOS管MP3给节点V2M提供电压，VGS(MN1)、VGS(MP3)和VGS(MN3)分别为第一NMOS管MN1、第三PMOS管MP3和第三NMOS管MN3的阈值电压，则：
[0004]V2M＝VGS(MN1)+|VGS(MP3)|
[0005]V(NGATE)＝V2M+VGS(MN3)
[0006]从而，电源电压VDDA的最小工作电压VDDAmin为：
[0007]VGS(MN1)+|VGS(MP3)|+VGS(MN3)+|VDS(MP2)|
[0008]其中，VDS(MP2)为第二PMOS管MP2的漏源电压。
[0009]当电源电压VDDA较低时，二级电源电压太低导致在该二级电源下工作的电路不能正常工作。

技术实现思路

[0010]为克服上述现有技术存在的不足，本专利技术之目的在于提供一种二级电源电路，以在电源电压VDDA较低时能获得较高的输出电压。
[0011]为达上述及其它目的，本专利技术提出一种二级电源电路，包括：
[0012]参考偏置电流源，用于给第一镜像恒流源提供稳定的偏置电流；
[0013]第一镜像恒流源，用于将所述偏置电流转换为设定的电流；
[0014]源极跟随器，用于将所述第一镜像恒流源的输出电压进行跟随输出；
[0015]输出供电电路，用于根据所述源极跟随器的输出设定所述二级电源电路的输出电压；
[0016]低电压适应电路，用于在源极跟随器栅极节点电压控制下，在电源电压VDDA较低时重新设定所述二级电源电路的输出电压。
[0017]可选地，所述第一镜像恒流源包括第一PMOS管(MP1)和第二PMOS管(MP2)，所述第一PMOS管(MP1)的源极、第二PMOS管(MP2)的源极连接电源电压VDDA，所述第一PMOS管(MP1)的栅极和漏极、第二PMOS管(MP2)的栅极相连组成PMOS偏置节点PBIAS并通过所述参考偏置电流源接地，第二PMOS管(MP2)的漏极连接所述源极跟随器。
[0018]可选地，所述源极跟随器包括第三NMOS管(MN3)和第四NMOS管(MN4)，所述第三NMOS管(MN3)的漏极和栅极与所述第四NMOS管(MN4)栅极连接，并连接所述第二PMOS管(MP2)的漏极及所述低电压适应电路形成源极跟随器栅极节点NGATE，所述第三NMOS管(MN3)的源极连接所述输出供电电路，所述第四NMOS管(MN4)漏极连接电源电压VDDA，源极连接所述输出供电电路与所述低电压适应电路。
[0019]可选地，所述输出供电电路包括第一NMOS管(MN1)、第二NMOS管(MN2)和第三PMOS管(MP3)，所述第三PMOS管(MP3)的源极与第三NMOS管(MN3)的源极相连组成节点V2M，第三PMOS管(MP3)的漏极和栅极与第一NMOS管(MN1)的漏极和栅极、第二NMOS管(MN2)的栅极以及所述低电压适应电路相连组成NMOS偏置节点NBIAS，所述第四NMOS管(MN4)的漏极与第二NMOS管(MN2)的漏极以及所述低电压适应电路的漏极相连组成输出电压节点V2ND。
[0020]可选地，所述低电压适应电路包括第四PMOS管(MP4)、第五PMOS管(MP5)和第五NMOS管(MN5)，第四PMOS管(MP4)的源极和第五PMOS管(MP5)的源极连接电源电压VDDA，所述第四PMOS管(MP4)的栅极连接所述源极跟随器栅极节点NGATE，所述第五PMOS管(MP5)的漏极连接所述节点V2ND，第四PMOS管(MP4)的漏极与第五PMOS管(MP5)的栅极、第五NMOS管(MN5)的漏极相连组成检测节点DET。
[0021]可选地，所述低电压适应电路在电源电压VDDA<|VGS(MP4)|+V(NGATE)时重新设定所述二级电源电路的输出电压，其中，VGS(MP4)为第四PMOS管MP4的阈值电压，V(NGATE)为源极跟随器栅极节点NGATE的电压。
[0022]可选地，当所述电源电压VDDA＞|VGS(MP4)|+V(NGATE)时，所述电源电压VDDA和源极跟随器栅极节点NGATE的电压差较大，所述第四PMOS管(MP4)打开，所述节点DET的电压被拉高至接近电源电压，所述第五PMOS管(MP5)处于关闭状态，与输出电压节点V2ND相连的第五PMOS管(MP5)对输出电压节点V2ND无影响。
[0023]可选地，当所述电源电压VDDA较高时，所述电源电压VDDA和源极跟随器栅极节点NGATE的电压差较大，所述第四PMOS管(MP4)打开，所述节点DET的电压被拉高至接近电源电压，所述第五PMOS管(MP5)处于关闭状态，与输出电压节点V2ND相连的第五PMOS管(MP5)对输出电压节点V2ND无影响。
[0024]可选地，当所述电源电压VDDA降低至所述第四PMOS管(MP4)开始关闭时，所述节点DET电压被所述第五NMOS管(MN5)拉低，所述第五PMOS管(MP5)打开，则输出电压节点V2ND的电压近似等于VDDA。
[0025]与现有技术相比，本专利技术一种二级电源电路，通过在现有技术基础上增加第四PMOS管MP4、第五PMOS管MP5和第五NMOS管MN5构成的低电压适应电路，实现了在电源电压VDDA较低时能获得较高的输出电压的目的。
附图说明
[0026]图1为现有技术的一种二级电源电路的电路结构图；
[0027]图2为本专利技术一种二级电源电路的电路结构图；
[0028]图3为本专利技术和现有技术的仿真结果比较图。
具体实施方式
[0029]以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二级电源电路，包括：参考偏置电流源，用于给第一镜像恒流源提供稳定的偏置电流；第一镜像恒流源，用于将所述偏置电流转换为设定的电流；源极跟随器，用于将所述第一镜像恒流源的输出电压进行跟随输出；输出供电电路，用于根据所述源极跟随器的输出设定所述二级电源电路的输出电压；低电压适应电路，用于在源极跟随器栅极节点电压控制下，在电源电压VDDA较低时重新设定所述二级电源电路的输出电压。2.如权利要求1所述的二级电源电路，其特征在于，所述第一镜像恒流源包括第一PMOS管(MP1)和第二PMOS管(MP2)，所述第一PMOS管(MP1)的源极、第二PMOS管(MP2)的源极连接电源电压VDDA，所述第一PMOS管(MP1)的栅极和漏极、第二PMOS管(MP2)的栅极相连组成PMOS偏置节点PBIAS并通过所述参考偏置电流源接地，第二PMOS管(MP2)的漏极连接所述源极跟随器。3.如权利要求2所述的二级电源电路，其特征在于，所述源极跟随器包括第三NMOS管(MN3)和第四NMOS管(MN4)，所述第三NMOS管(MN3)的漏极和栅极与所述第四NMOS管(MN4)栅极连接，并连接所述第二PMOS管(MP2)的漏极及所述低电压适应电路形成源极跟随器栅极节点NGATE，所述第三NMOS管(MN3)的源极连接所述输出供电电路，所述第四NMOS管(MN4)漏极连接电源电压VDDA，源极连接所述输出供电电路与所述低电压适应电路。4.如权利要求3所述的二级电源电路，其特征在于，所述输出供电电路包括第一NMOS管(MN1)、第二NMOS管(MN2)和第三PMOS管(MP3)，所述第三PMOS管(MP3)的源极与第三NMOS管(MN3)的源极相连组成节点V2M，第三PMOS管(MP3)的漏极和栅极与第一NMOS管(MN1)的漏极和栅极、第二NMOS管(MN2)的栅极以及所述低电...

【专利技术属性】
技术研发人员：邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：