一种基于双处理器的超宽带芯片原型验证平台制造技术

本申请提供一种基于双处理器的超宽带芯片原型验证平台，包括：处理系统和可编程逻辑控制器，处理系统和可编程逻辑控制器设置在FPGA上；处理系统包括第一ARM处理器和第二ARM处理器；可编程逻辑控制器和所述处理系统电性连接，可编程逻辑控制器包括模数转换器和数模转换器，可编程逻辑控制器还包括调制解调器、UWB基带和UWB控制器；第二ARM处理器通过AXI_LPD接口和可编程逻辑控制器的模数转换器以及数模转换器的接口电性连接。本申请提供的基于双处理器的超宽带芯片原型验证平台，由于在平台上集成了处理系统和可编程逻辑控制器，简化了超宽带芯片的硬件原型验证平台，提高了超宽带芯片的验证效率。带芯片的验证效率。带芯片的验证效率。

【技术实现步骤摘要】
一种基于双处理器的超宽带芯片原型验证平台


[0001]本申请实施例涉及超宽带
，特别是涉及一种基于双处理器的超宽带芯片原型验证平台。

技术介绍

[0002]随着万物互联时代的推进，超宽带UWB（Ultra Wide Band）技术愈发被重视了起来。超宽带技术的使用越来越广泛，其生态也越来越完备。在超宽带的产业链中，超宽带芯片更是重中之重。
[0003]超宽带芯片实现了从物理层到上层应用的所有软硬件功能。在超宽带芯片的前端设计中，为了验证所开发的超宽带软硬件功能以及和上层协议栈的交互是否正确，需要一个能够验证超宽带的平台，可以实现和其他超宽带设备通信，从而在开发的早期能发现设计的问题，缩短芯片面市的周期。
[0004]因此需要提供一种原型验证平台，能够解决上述问题，实现完整的通信功能，从而完成超宽带芯片的验证。

技术实现思路

[0005]本申请所要解决的技术问题是提供一种基于双处理器的超宽带芯片原型验证平台，简化了超宽带芯片的硬件原型验证平台，并提高了超宽带芯片验证效率。
[0006]本申请为解决上述技术问题而采用的技术方案是提供一种基于双处理器的超宽带芯片原型验证平台，包括：处理系统和可编程逻辑控制器，所述处理系统和可编程逻辑控制器设置在FPGA上；所述处理系统包括第一ARM处理器和第二ARM处理器；所述可编程逻辑控制器和所述处理系统电性连接，所述可编程逻辑控制器包括模数转换器和数模转换器，所述可编程逻辑控制器还包括调制解调器、超宽带基带和超宽带控制器；所述第二ARM处理器通过AXI_LPD接口和所述可编程逻辑控制器的所述模数转换器以及所述数模转换器的接口电性连接，所述电性连接为使用AXI_LITE总线；将超宽带芯片的RTL代码移植到所述可编程逻辑控制器，通过所述模数转换器和数模转换器进行模拟信号的接收和发送，在所述FPGA上创建区组设计，在所述区组设计中添加所述处理系统并进行配置，对所述RTL代码进行IP封装并添加在所述区组设计中，之后创建顶层并生成bit文件；将硬件配置文件导入到SDK中，开启ARM软件程序编写，完成后进行编译并生成可执行文件；将所述bit文件和所述可执行文件通过JTAG口下载到所述FPGA，进行调试和验证。
[0007]优选地，所述处理系统还包括SPI接口，所述处理系统的SPI接口与超宽带芯片的
SPI接口电性连接并进行数据传输。
[0008]优选地，所述处理系统还包括USB接口、CAN接口、IIC接口。
[0009]优选地，所述处理系统用于切换超宽带芯片的控制、上层协议栈的应用开发以及射频子卡操作模式。
[0010]优选地，所述第一ARM处理器用于所述处理系统内存数据的搬运，所述第二ARM处理器用于实时配置所述模数转换器和所述数模转换器并控制所述模数转换器和所述数模转换器的工作状态。
[0011]优选地，所述可编程逻辑控制器和射频子卡电性连接，所述射频子卡包括接收电路和发射电路，所述接收电路、所述发射电路分别和第一天线、第二天线连接。
[0012]优选地，所述发射电路包括低通滤波器、可变增益放大器、功率放大器以及本地振荡器；所述接收电路通过所述第一天线将信号接收下来，经过低噪放把所述信号放大，所述放大后的信号经过数字步进衰减器和第一级放大器进入匹配滤波器；所述接收电路还包括混频器，其用于在本地振荡器的控制下将射频信号搬移到零中频，同时输出两路IQ信号，每路IQ信号中包含两个正交的零中频信号。
[0013]优选地，所述接收电路包括低噪声放大器、数字步进衰减器、第二级放大器和本地振荡器；所述本地振荡器包括两个信号输入来源，分别是压控晶振和外接时钟输入，所述压控晶振和所述外接时钟输入使用选择开关进行切换。
[0014]优选地，所述接收电路还包括可变增益放大器，其用于完成对射频信号功率的控制，使得射频信号满足幅度要求。
[0015]优选地，所述接收电路还包括混频器，其用于在所述本地振荡器的控制下将射频信号搬移到零中频。
[0016]本申请对比现有技术有如下的有益效果：本申请提供的基于双处理器的超宽带芯片原型验证平台，由于在平台上集成了处理系统和可编程逻辑控制器，省去了和外部MCU交互的设计，简化了超宽带芯片的硬件原型验证平台，提高了超宽带芯片的验证效率，缩短了超宽带芯片的开发时间。
附图说明
[0017]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在所附附图中，相同的附图标记表示相同的部件。
[0018]图1为本申请的一个实施例提供的基于双处理器的超宽带芯片原型验证平台的结构示意图；图2为本申请的一个实施例提供的基于双处理器的超宽带芯片原型验证平台的射频子卡中发射电路的结构示意图；图3为本申请的一个实施例提供的基于双处理器的超宽带芯片原型验证平台的射频子卡中接收电路的结构示意图；
图4为本申请的一个实施例提供的基于双处理器的超宽带芯片原型验证平台的射频子卡中。
具体实施方式
[0019]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0020]下面以具体的实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
[0021]图1为本申请的一个实施例提供的基于双处理器的超宽带芯片原型验证平台的结构示意图。现在参看图1，本申请实施例提供了一种基于双处理器的超宽带芯片原型验证平台，包括：处理系统11和可编程逻辑控制器12，所述处理系统11和可编程逻辑控制器12设置在FPGA上；所述处理系统11包括第一ARM处理器111和第二ARM处理器112；所述可编程逻辑控制器12和所述处理系统11电性连接，所述可编程逻辑控制器12包括模数转换器124和第一数模转换器125，所述可编程逻辑控制器12还包括调制解调器121、超宽带基带122和超宽带控制器123；其中，所述第二ARM处理器112通过AXI_LPD（Advanced Extensible Interface
‑
Low Power Domain，低功耗的AXI接口）113和所述可编程逻辑控制器12的所述模数转换器124以及所述第一数模转换器125的接口电性连接，所述电性连接为使用AXI_LITE（Advanced Extensible Interface
‑
Lite，简化AXI协议），所述AXI_LITE省略了标准A本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于双处理器的超宽带芯片原型验证平台，其特征在于，包括：处理系统和可编程逻辑控制器，所述处理系统和可编程逻辑控制器设置在FPGA上；所述处理系统包括第一ARM处理器和第二ARM处理器；所述可编程逻辑控制器和所述处理系统电性连接，所述可编程逻辑控制器包括模数转换器和数模转换器，所述可编程逻辑控制器还包括调制解调器、超宽带基带和超宽带控制器；所述第二ARM处理器通过AXI_LPD接口和所述可编程逻辑控制器的所述模数转换器以及所述数模转换器的接口电性连接，所述电性连接为使用AXI_LITE总线；将超宽带芯片的RTL代码移植到所述可编程逻辑控制器，通过所述模数转换器和数模转换器进行模拟信号的接收和发送，在所述FPGA上创建区组设计，在所述区组设计中添加所述处理系统并进行配置，对所述RTL代码进行IP封装并添加在所述区组设计中，之后创建顶层并生成bit文件；将硬件配置文件导入到SDK中，开启ARM软件程序编写，完成后进行编译并生成可执行文件；将所述bit文件和所述可执行文件通过JTAG口下载到所述FPGA，进行调试和验证。2.根据权利要求1所述的基于双处理器的超宽带芯片原型验证平台，其特征在于，所述处理系统还包括SPI接口，所述处理系统的SPI接口与超宽带芯片的SPI接口电性连接并进行数据传输。3.根据权利要求1所述的基于双处理器的超宽带芯片原型验证平台，其特征在于，所述处理系统还包括USB接口、CAN接口、IIC接口。4.根据权利要求1所述的基于双处理器的超宽带芯片原型验证平台，其特征在于，所述处理系统用于切换超宽带芯片的控制、上层协议栈的应用开发以及射频子卡操作模式。5.根据权利要求1所述的基于双处理器的超...

【专利技术属性】
技术研发人员：赵江涛，文敏，杨伟俊，
申请(专利权)人：长沙驰芯半导体科技有限公司，
类型：发明
国别省市：