帧数据处理制造技术

公开了一种帧数据处理，涉及用于在帧滤波中使用的电路(23)。该电路包括多个比较器单元(32、33、34)。每个比较器单元被配置为：响应于接收到数据帧(22)的至少一部分，执行关于该数据帧的至少一部分的部分(49；图5)中的数据是否匹配相应的参考数据(50、51；图5)的确定，并基于该确定将结果提供给比较器单元输出(35)。该电路包括纵横式交换器(37)，该纵横式交换器具有被耦合到相应比较器单元输出(35)的纵横输入并且被配置为经由可配置互连提供多组纵横式交换器输出；以及一组结果组合逻辑单元(123；图16)，每个结果组合逻辑单元被耦合到相应一组纵横式交换器输出，并被配置为提供相应的逻辑单元输出(39)。的逻辑单元输出(39)。的逻辑单元输出(39)。

【技术实现步骤摘要】
帧数据处理


[0001]本专利技术涉及帧数据处理，尤其涉及对从一个或多个通信网络接 收的帧数据进行分类以用于在帧滤波中使用，并且涉及帧滤波。

技术介绍

[0002]在汽车和工业应用中，运行在片上系统(SoC)或微控制器(MCU) 上的软件越来越多地使用不同的专用处理路径以通过诸如以太网和 控制器局域网(CAN)网络之类的通信网络来交换数据。
[0003]硬件实现的滤波器可以被用来检查从通信网络接口接收到的传 入数据中的参数，以允许SoC或MCU(诸如CPU)中的目标知道对 传入数据做些什么。例如，在以太网和CAN帧中，这样的参数包括 标识符(特别是流ID或CAN ID)、地址(例如，目的地址)、消 息类型和更高层协议字段(诸如IPv4)。
[0004]硬件实现的滤波器可以以多种不同的方式来实现。
[0005]基于存储器或寄存器的滤波器可以被用来确定传入数据是否与 滤波器标准匹配。滤波器标准可以是模式(诸如报头中的字段)、 掩码模式、范围或其组合。滤波器标准可以采用被存储在可以被编 程的(多个)寄存器或存储器中的值的形式。
[0006]一系列滤波器可以被用来处理传入数据。因此，可以使用第一 滤波器来执行基于第一标准的滤波，然后可以使用第二滤波器来执 行基于第二标准的滤波等等。这种方法适用于事件率相对较低的协 议，诸如CAN，其中事件之间的间隔大于100μs。
[0007]然而，可以使用(硬件)寄存器、三元内容地址存储器(TCAM) 或哈希表并行地布置滤波器。并行方法通常比顺序方法更快地提供 结果，因此适合具有较高事件率的协议，其中事件之间的间隔小于1 μs，和/或适合若干数据接口使用同一滤波器池的实现。
[0008]滤波通常是针对特定协议和用例来自定义的。
[0009]例如，在CAN中，滤波主要只使用媒体访问控制层字段来完成。 在以太网应用中，滤波也可以只采用MAC层字段，但是在更复杂的 应用中可以使用更高级别的协议，诸如IP协议。
[0010]使用并行滤波器布置和更深形式的滤波是有代价的。例如，更 深形式的滤波会增加滤波器在字段使用数目、它们的变化和深度方 面的复杂性。此外，复杂的滤波器布置往往具有较大的硅足迹并消 耗大量功率。

技术实现思路

[0011]根据本专利技术的第一方面，提供了一种用于在帧滤波中使用的电 路。该电路包括多个比较器单元。每个比较器单元被配置为：响应 于接收到数据帧的至少一部分，执行关于数据帧的部分中的数据是 否匹配相应的参考数据的确定，并且基于该确定来将结果提供给比 较器单元输出。该电路包括纵横式交换器，纵横式交换器具有被耦 合到相应比较器单元输出的纵横输入，并且被配置为经由可配置互 连提供多组纵横式交换器输出。该电路
包括一组结果组合逻辑单元， 每个结果组合逻辑单元被耦合到相应一组纵横式交换器输出，并且 提供逻辑单元输出(或“匹配输出”)。
[0012]该电路可以被用来帮助分类，并且因此更灵活地对帧进行滤波， 这样更好地利用资源，并且更容易适应不同的应用。
[0013]可配置互连可以由多路复用器提供。可以将至少一个纵横输入 可配置地(或“可重新配置地”或“可选择地”，例如，可编程地) 提供给结果组合逻辑单元中的至少两个结果组合逻辑单元。因此， 可以多次使用比较的结果。至少一个结果组合逻辑输出可以被可配 置地提供作为纵横输入。因此，结果可以被重复使用。多个比较器 单元可以包括在可选择的至少第一模式和第二模式下可操作的多个 可配置比较器单元，其中在第一模式下，数据部分能够利用掩码来 掩蔽。多个可配置比较器单元可以被操作以接收两组参考数据并使 用两组参考数据来执行该确定。该两组数据可以是级联的。多个比 较器单元中的至少一些比较器单元可以被布置为应用偏移以便选择 要在确定中使用的数据帧的部分。多个比较器单元中的至少一些比 较器单元可以包括一个或多个有限状态机，以用于处理数据的部分 与参考数据的比较。比较器单元可以包括至少一个块比较器单元， 该至少一个块比较器单元被配置为将数据帧的部分与B组参考数据 进行比较，其中B是大于或等于4的非零正整数，例如在4和32之 间。B可以取2
n
的值，其中n是非零正整数(例如，B可以是4、8、 16和32)，以用于标识多达B个匹配，和/或可以取2
n
–
1(例如，B 可以是3、7、15或31)，以用于标识多达B
‑
1个匹配和一个不匹配。 结果组合逻辑单元可以是与门或者包括与门。结果组合逻辑单元可 以是或门或包括或门，例如，以标识若干匹配之一(诸如若干IP地 址之一)的存在。
[0014]多个比较器单元可以包括可配置比较器单元(能够被重新配 置)、预配置比较器单元和/或块比较器单元。例如，多个比较器单 元可以仅包括可配置比较器单元。比较器单元可以被配置为处理在 不同尺寸的块(诸如2字节、3字节或4字节)中的数据(即执行匹 配)。对于每种类型的比较器单元(例如，可配置比较器单元)， 可以存在：第一组比较器单元，被配置为处理第一块尺寸(诸如2 字节)的数据；第二组比较器单元，被配置为处理不同的第二块尺 寸(诸如3字节)的数据；以及进一步可选地，第三组比较器单元， 被配置为处理不同的第三块尺寸(诸如4字节)的数据。可以存在 比预配置比较器和/或块比较器单元更多的可配置比较器单元。
[0015]根据本专利技术的第二方面，提供了一种分类器，该分类器包括第 一方面的电路和优先级选择，该优先级选择被布置为：从电路接收 逻辑单元输出，并且根据逻辑单元输出来生成分类号。
[0016]根据本专利技术的第三方面，提供了一种滤波器，该滤波器包括第 一方面的电路或第二方面的分类器、以及动作单元，该动作单元被 配置为：根据逻辑单元输出和/或分类号来处理帧。
[0017]根据本专利技术的第四方面，提供了一种集成电路，该集成电路包 括第二方面的分类器或第三方面的滤波器。集成电路是微控制器、 片上系统或专用集成电路。
[0018]根据本专利技术的第五方面，提供了一种交换机或终端站，该交换 机或终端站包括第二方面的分类器或第三方面的滤波器。
[0019]根据本专利技术的第六方面，提供了一种系统，该系统包括：通信 网关，该通信网关包
括第五方面的集成电路；与集成电路通信的至 少一个节点(诸如模块、电子控制单元或其他计算节点)，并且滤 波器被布置为：从至少一个节点接收帧，并且根据分类号来处理帧。 节点可以是动力总成模块(诸如引擎电子控制单元)、底盘模块(诸 如线控电子控制单元)、车身/舒适模块(诸如气候控制电子控制单 元)、驾驶员辅助模块(诸如车道偏离控制单元)、信息娱乐模块 等。集成电路可以提供交换机或可以提供通信系统中的终端站。
[0020]根据本专利技术的第七方面，提供了一种车辆，该车辆包括在功能 上被集成到车辆中的第六方面的系统。该系统可以被用来提供车辆 内的计算节点之间和/或车辆内的节点与车辆外的节点(例如，另一 车辆或经由外部通信网络本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路(23)，包括：多个比较器单元(32、33、34)，每个比较器单元被配置为：响应于接收到数据帧(22)的至少一部分，执行关于所述数据帧的部分(49)中的数据是否匹配相应的参考数据(51；50、51)的确定，并且基于所述确定将结果提供给比较器单元输出(35)；纵横式交换器(37)，具有被耦合到相应比较器单元输出的纵横输入，并且被配置为：经由可配置互连提供多组纵横式交换器输出；以及一组结果组合逻辑单元(123)，每个结果组合逻辑单元被耦合到相应一组纵横式交换器输出，并且被配置为提供相应的逻辑单元输出(39)。2.根据权利要求1所述的电路，其中至少一个纵横输入被可配置地提供给所述结果组合逻辑单元(123)中的至少两个结果组合逻辑单元。3.根据权利要求1或2所述的电路，其中至少一个结果组合逻辑输出(39)被可配置地提供作为纵横输入。4.根据权利要求1至3中任一项所述的电路，其中所述多个比较器单元包括多个可配置比较器单元，所述多个可配置比较器单元能够在至少第一模式和第二模式下操作，所述第一模式和所述第二模式是可选择的，其中在所述第一模式下，所述数据部分(49)可以能够利用掩码(50)来掩蔽。5.根据权利要求4所述的电路，其中所述多个可配置比较器单元能够被操作以接收两组参考数据(50、51)并使用两组参考数据来执行所述确定。6.根据权利要求5所述的电路，其中所述两组数据是级联的。7.根据权利要求1至6中任一项所述的电路，其中所述多个比较器单元(32、33、34)中的至少一些比较器单元被布置为应用偏移(48)以便选择要在所述确定中使用的所述数据帧的所述部分(49)。8.根据权利要求1至7中任一项所述的电路，其中所述多个比较器单元(32、3...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：