集成电路制造技术

本公开的实施例涉及一种集成电路。一种集成电路包括输入焊盘和施密特触发器。施密特触发器包括：耦接到输入焊盘的输入；第一主晶体管支路，耦接在高电源电压与中间节点之间；充电辅助电路，包括耦接在高电源电压与中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路，耦接在中间节点与地之间。耦接在中间节点与地之间。耦接在中间节点与地之间。

【技术实现步骤摘要】
集成电路


[0001]本公开涉及集成电路，并且更具体地涉及集成电路的输入/输出(I/O)电路。

技术介绍

[0002]集成电路通常包括数据输入焊盘。数据输入焊盘从集成电路外部的电路接收信号。信号可以包括在对应于数据值0和1的低值和高值之间切换的数据信号。到达输入焊盘的数据信号可以具有显著低于集成电路的电源电压值的高值。此外，数据信号可能具有显著的噪声或其他瞬态特性。
[0003]为了正确处理到达输入焊盘的数据信号，集成电路通常包括耦接到输入焊盘的驱动电路。驱动电路接收输入焊盘处的电压，并输出具有与焊盘数据值对应的值的数据信号。驱动电路输出的数据信号可以是地电压(0)，或者是集成电路的高电源电压(1)。
[0004]输入驱动器电路的一个示例是施密特触发器。施密特触发器通常包括两个反相器。第一反相器将来自焊盘的数据信号反相。第二反相器将第一反相器的输出反相，并因此提供与焊盘处的数据值相对应的、但在集成电路的电源电压电平处的输出。施密特触发器还包括引入高阈值和低阈值的电路装置，有助于控制在焊盘上数据信号的高与低以及高值与低高值之间的转换。当从低数据值转换到高数据值时，施密特触发器的输出不会从0变为1，除非焊盘电压超过高阈值。当从高数据值转换到低数据值时，施密特触发器的输出不会从1变为0，除非焊盘电压小于低阈值。
[0005]虽然施密特触发器是一种有用的输入驱动器，但也存在与施密特触发器相关的各种困难。例如，将施密特触发器设计为具有低静态电流消耗通常会导致相应的低开关速度。提高开关速度会导致显著增加的面积消耗。

技术实现思路

[0006]根据本技术，可以克服上述技术问题，有助于实现以下优点：非常小的额外面积消耗来实现提高开关速度。
[0007]本公开的实施例提供具有低静态电流消耗和高频操作而没有高面积消耗的施密特触发器。施密特触发器包括一个充电辅助电路，该电路在数据值之间的转换期间供应高补充充电电流，同时在转换之间基本上没有静态电流消耗。充电辅助电路以非常小的额外面积消耗来实现这一点。
[0008]转换期间的高补充充电电流使得施密特触发器非常快速地工作。换言之，当集成电路的输入焊盘处的数据值发生变化时，施密特触发器输出的数据值借助充电辅助电路供应的补充充电电流非常迅速地处理该变化。在输入焊盘处的数据值没有变化的时间段内，充电辅助电路基本上不提供静态电流。因此，施密特触发器具有非常高的工作频率和非常低的静态电流消耗。
[0009]根据一个方面，提供了一种集成电路，包括：输入焊盘；和施密特触发器，包括：输入，耦接到输入焊盘；第一主晶体管支路，耦接在高电源电压与中间节点之间；充电辅助电
路，包括耦接在高电源电压与中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路，耦接在中间节点与地之间。
[0010]根据某些实施例，施密特触发器包括第一反相器，第一反相器具有耦接到中间节点的输入和对应于施密特触发器的输出的输出。
[0011]根据某些实施例，第一主晶体管支路和第二主晶体管支路为第二反相器，第二反相器的输入为施密特触发器的输入，第二反相器的输出为中间节点。
[0012]根据某些实施例，第一主晶体管支路响应于输入焊盘从高输入电压到低输入电压的转换而供应充电电流，充电电流将中间节点从地电位充电到高电源电压。
[0013]根据某些实施例，并联晶体管支路响应于输入焊盘从高输入电压到低输入电压的转换而供应补充充电电流，补充充电电流帮助将中间节点从地电位充电到高电源电压。
[0014]根据某些实施例，充电辅助电路包括耦接在输入焊盘与并联晶体管支路之间的传输晶体管。
[0015]根据某些实施例，充电辅助电路包括耦接到传输晶体管的栅极端子的开关存储元件。
[0016]根据某些实施例，充电辅助电路包括耦接到开关存储元件、传输晶体管和并联晶体管支路的控制复位电路。
[0017]根据某些实施例，第一主晶体管支路是PMOS晶体管支路，并且并联晶体管支路是并联PMOS晶体管支路。
[0018]根据某些实施例，主晶体管支路包括串联耦接在一起的第一PMOS晶体管和第二PMOS晶体管。
[0019]根据某些实施例，并联PMOS支路包括串联耦接在一起的第三PMOS晶体管和第四PMOS晶体管。
[0020]根据一个方面，提供了一种集成电路，包括：输入焊盘；施密特触发器，耦接到输入焊盘，包括：第一反相器，具有：第一主晶体管支路，包括第一导电类型的第一晶体管；和第二主晶体管支路，包括与第一导电类型相反的第二导电类型的第二晶体管，第二晶体管在施密特触发器的中间节点处耦接到第一晶体管；第二反相器，具有：输入，耦接到中间节点；和输出，对应于施密特触发器的输出；以及充电辅助电路，耦接到中间节点。
[0021]根据某些实施例，充电辅助电路包括第一导电类型的第三晶体管，第三晶体管与第一晶体管并联耦接到中间节点。
[0022]根据某些实施例，第一晶体管向中间节点供应充电电流，其中第三晶体管向中间节点供应补充充电电流。
[0023]根据某些实施例，第一晶体管是PMOS晶体管，并且第二晶体管是NMOS晶体管。
附图说明
[0024]图1是根据一些实施例的包括施密特触发器的集成电路的框图。
[0025]图2是根据一些实施例的包括施密特触发器的集成电路的示意图。
[0026]图3是根据一些实施例的包括与图2的施密特触发器相关联的多个电压和电流图。
[0027]图4是根据一些实施例的包括施密特触发器的集成电路的示意图。
[0028]图5是根据一些实施例的施密特触发器的充电辅助电路的示意图。
[0029]图6是根据一些实施例的施密特触发器的充电辅助电路的示意图。
[0030]图7是根据一些实施例的用于操作施密特触发器的方法的流程图。
具体实施方式
[0031]在以下描述中，阐述了某些特定细节以便提供对各种公开的实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个的情况下或者使用其他方法、组件、材料等来实践实施例。在其他情况下，与面部识别、面部检测相关联的众所周知的算法和面部认证没有被详细示出或描述，以避免不必要地模糊实施例的描述。此外，与存储器阵列相关联的众所周知的组件和电路没有被详细示出或描述，以避免不必要地模糊实施例的描述。
[0032]除非上下文另有要求，否则在随后的说明书和权利要求书中，“包括”一词及其变体，例如“包括”和“包括有”，应以开放、包容的意义解释，即“包括，但不限于。”此外，除非上下文另有明确规定，否则术语“第一”、“第二”和类似的顺序指示符将被解释为可互换的。
[0033]在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”或“在一实施例中”不一定都指代相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，所述集成电路包括：输入焊盘；和施密特触发器，包括：输入，耦接到所述输入焊盘；第一主晶体管支路，耦接在高电源电压与中间节点之间；充电辅助电路，包括耦接在所述高电源电压与所述中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路，耦接在所述中间节点与地之间。2.根据权利要求1所述的集成电路，其特征在于，所述施密特触发器包括第一反相器，所述第一反相器具有耦接到所述中间节点的输入和对应于所述施密特触发器的输出的输出。3.根据权利要求1所述的集成电路，其特征在于，所述第一主晶体管支路和所述第二主晶体管支路为第二反相器，所述第二反相器的输入为所述施密特触发器的输入，所述第二反相器的输出为所述中间节点。4.根据权利要求1所述的集成电路，其特征在于，所述第一主晶体管支路响应于所述输入焊盘从高输入电压到低输入电压的转换而供应充电电流，所述充电电流将所述中间节点从地电位充电到所述高电源电压。5.根据权利要求4所述的集成电路，其特征在于，所述并联晶体管支路响应于所述输入焊盘从高输入电压到低输入电压的转换而供应补充充电电流，所述补充充电电流帮助将所述中间节点从地电位充电到所述高电源电压。6.根据权利要求1所述的集成电路，其特征在于，所述充电辅助电路包括耦接在所述输入焊盘与所述并联晶体管支路之间的传输晶体管。7.根据权利要求6所述的集成电路，其特征在于，所述充电辅助电路包括耦接到所述传输晶体管的栅极端子的开关存储元件。8.根据权利要求7所述的集成电路，其特征在于，所述充电辅助电路包括耦接到...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：