施密特触发器制造技术

本实用新型专利技术提供了一种施密特触发器，包括串接在输入节点和连接节点之间的第一反相器，串接在连接节点和反馈节点之间的第二反相器，串接在反馈节点和输出节点之间的第三反相器，耦接在连接节点和反馈节点之间、且与供电电源连接的第一调整支路和第三调整支路，耦接在连接节点和反馈节点之间、且与接地端连接的第二调整支路和第四调整支路，第二反相器、第一调整支路和第三调整支路构成第一正反馈环路，第二反相器、第二调整支路和第四调整支路构成第二正反馈环路。第一正反馈环路导通，使输出节点输出高变低的输入电压变大，第一翻转点右移；第二正反馈环路导通，使输出节点输出低变高的输入电压变小，第二翻转点左移，从而实现了迟滞效果。了迟滞效果。了迟滞效果。

【技术实现步骤摘要】
施密特触发器


[0001]本技术涉及集成电路芯片
，尤其涉及一种施密特触发器。

技术介绍

[0002]对于一般的反相器而言，由于噪声影响，输入信号可能会在阈值点附近来回翻转，给输出带来噪声，因此引入迟滞效果，形成施密特触发器。
[0003]在现有技术中，常见的触发器电路，通过PMOS管和NMOS管引入正反馈实现迟滞效果。但是，PMOS管连接地、NMOS管连接电源可能会带来ESD (Electro
‑
Static discharge，静电释放)问题，并且迟滞窗口固定，不能配置调整。

技术实现思路

[0004]本技术的目的在于提供了一种施密特触发器，以实现迟滞效果。
[0005]为达到上述目的，本技术提供了一种施密特触发器，包括串接在输入节点和连接节点之间的第一反相器，串接在所述连接节点和反馈节点之间的第二反相器，串接在所述反馈节点和输出节点之间的第三反相器，所述施密特触发器还包括耦接在所述连接节点和所述反馈节点之间、且与供电电源连接的第一调整支路和第三调整支路，以及耦接在所述连接节点和所述反馈节点之间、且与接地端连接的第二调整支路和第四调整支路，所述第二反相器、第一调整支路和第三调整支路构成第一正反馈环路，所述第二反相器、第二调整支路和第四调整支路构成第二正反馈环路。
[0006]优选的，所述第一反相器由第一PMOS管和第一NMOS管组成，所述第一PMOS 管的源极连接供电电源，第一PMOS管的栅极连接输入节点，第一PMOS管的漏极与第一NMOS管的漏极相连于连接节点，第一NMOS管的栅极连接输入节点，第一NMOS管的源极连接接地端；所述第二反相器由第六PMOS管和第六NMOS管组成，所述第六PMOS管的源极连接供电电源，第六PMOS管的栅极连接连接节点，第六PMOS管的漏极与第六NMOS管的漏极相连于反馈节点，第六NMOS管的栅极连接连接节点，第六NMOS管的源极连接接地端；所述第三反相器由第七PMOS 管和第七NMOS管组成，所述第七PMOS管的源极连接供电电源，第七PMOS管的栅极连接反馈节点，第七PMOS管的漏极与第七NMOS管的漏极相连于输出节点，第七NMOS管的栅极连接反馈节点，第七NMOS管的源极连接接地端。
[0007]优选的，所述第一调整支路、第二调整支路、第三调整支路、第四调整支路均包括串接的开关单元和调整单元。
[0008]优选的，所述第一调整支路包括串接在所述供电电源和所述连接节点之间的第一开关单元和第一调整单元；所述第三调整支路包括串接在所述供电电源和所述连接节点之间的第三开关单元和第三调整单元。
[0009]优选的，所述第一开关单元为第二PMOS管、所述第一调整单元为第三PMOS 管、所述第三开关单元为第四PMOS管、所述第三调整单元为第五PMOS管；所述第二PMOS管的源极连接供电电源，第二PMOS管的栅极连接第一配置点，第二PMOS管的漏极与第三PMOS管的源
极相连，第三PMOS管的栅极连接反馈节点，第三PMOS管的漏极与连接节点相连；所述第四PMOS管的源极连接供电电源，第四PMOS管的栅极连接第三配置点，第四PMOS管的漏极与第五PMOS管的源极相连，第五PMOS管的栅极连接到反馈节点，第五PMOS管的漏极与连接节点相连。
[0010]优选的，所述第二调整支路包括串接在所述连接节点和所述接地端之间的第二开关单元和第二调整单元；所述第四调整支路包括串接在所述连接节点和所述接地端之间的第四开关单元和第四调整单元。
[0011]优选的，所述第二开关单元为第二NMOS管、所述第二调整单元为第三NMOS 管、所述第四开关单元为第四NMOS管、所述第四调整单元为第五NMOS管；所述第二NMOS管的源极连接接地端，第二NMOS管的栅极连接第二配置点，第二 NMOS管的漏极与第三NMOS管的源极相连，第三NMOS管的栅极连接到反馈节点，第三NMOS管的漏极与连接节点相连；所述第四NMOS管的源极连接接地端，第四NMOS管的栅极连接第四配置点，第四NMOS管的漏极与第五NMOS管的源极相连，第五NMOS管的栅极连接到反馈节点，第五NMOS管的漏极与连接节点相连。
[0012]本技术的有益效果在于：提供了一种施密特触发器，当输入节点输入低电平时，反馈节点为低电平，输出节点为高电平，第一正反馈环路导通，使输出节点输出高变低的翻转点右移；当输入节点输入高电平时，反馈节点为高电平，输出节点为低电平，第二正反馈环路导通，使输出节点输出低变高的翻转点左移，从而实现了迟滞效果。
【附图说明】
[0013]图1为本技术实施例施密特触发器的电路结构图；
[0014]图2为本技术实施例施密特触发器的输入输出特性图。
【具体实施方式】
[0015]为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0016]本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0017]本技术实施例提供一种迟滞窗口可配置的施密特触发器，包括第一反相器、第二反相器、第三反相器，所述第一反相器串接在输入节点和连接节点之间，所述第二反相器串接在所述连接节点和反馈节点之间，所述第三反相器串接在所述反馈节点和输出节点之间；其中，所述第一反相器、第二反相器、第三反相器为主信号通路，用于实现反相功能。
[0018]所述施密特触发器还包括第一调整支路、第二调整支路、第三调整支路、第四调整
支路，所述第一调整支路和第三调整支路耦接在所述连接节点和所述反馈节点之间、且与供电电源连接，所述第二调整支路和第四调整支路耦接在所述连接节点和所述反馈节点之间、且与接地端连接。
[0019]所述供电电源根据电路应用可配置的1.2V，1.35V，1.5V，1.8V。
[0020]所述第二反相器、第一调整支路和第三调整支路构成第一正反馈环路，当输入节点输入低电平时，反馈节点为低电平，输出节点为高电平，第一正反馈环路导通，使输出节点输出高变低的第一翻转点右移；所述第二反相器、第二调整支路和第四调整支路构成第二正反馈环路，当输入节点输入高电平时，反馈节点为高电平，输出节点为低电平，第二正反馈环路导通，使输出节点输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种施密特触发器，其特征在于，包括串接在输入节点和连接节点之间的第一反相器，串接在所述连接节点和反馈节点之间的第二反相器，串接在所述反馈节点和输出节点之间的第三反相器，所述施密特触发器还包括耦接在所述连接节点和所述反馈节点之间、且与供电电源连接的第一调整支路和第三调整支路，以及耦接在所述连接节点和所述反馈节点之间、且与接地端连接的第二调整支路和第四调整支路，所述第二反相器、第一调整支路和第三调整支路构成第一正反馈环路，所述第二反相器、第二调整支路和第四调整支路构成第二正反馈环路。2.根据权利要求1所述的施密特触发器，其特征在于，所述第一反相器由第一PMOS管和第一NMOS管组成，所述第一PMOS管的源极连接供电电源，第一PMOS管的栅极连接输入节点，第一PMOS管的漏极与第一NMOS管的漏极相连于连接节点，第一NMOS管的栅极连接输入节点，第一NMOS管的源极连接接地端；所述第二反相器由第六PMOS管和第六NMOS管组成，所述第六PMOS管的源极连接供电电源，第六PMOS管的栅极连接连接节点，第六PMOS管的漏极与第六NMOS管的漏极相连于反馈节点，第六NMOS管的栅极连接连接节点，第六NMOS管的源极连接接地端；所述第三反相器由第七PMOS管和第七NMOS管组成，所述第七PMOS管的源极连接供电电源，第七PMOS管的栅极连接反馈节点，第七PMOS管的漏极与第七NMOS管的漏极相连于输出节点，第七NMOS管的栅极连接反馈节点，第七NMOS管的源极连接接地端。3.根据权利要求1所述的施密特触发器，其特征在于，所述第一调整支路、第二调整支路、第三调整支路、第四调整支路均包括串接的开关单元和调整单元。4.根据权利要求3所述的施密特触发器，其特征在于，所述第一调整支路包括串接在所述供电电...

【专利技术属性】
技术研发人员：刘炼阁，温长清，梁爱梅，杨黎，张千文，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：新型
国别省市：