半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法，包括提供衬底，衬底包括器件区域及外围区域；于器件区域形成位线结构，于外围区域形成晶体管结构；晶体管结构包括栅极结构，位线结构包括位线导电层及位线保护层；栅极结构包括栅氧化层、高介电常数介质层、栅极导电层及栅极保护层；栅极导电层与位线导电层为同一导电材料层图形化而得到，位线保护层与栅极保护层为同一保护材料层图形化而得到。本发明专利技术提供的半导体结构及其制备方法可以简化工艺步骤，节约生产成本，提高生产效率。提高生产效率。提高生产效率。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]在目前的半导体工艺中，位于器件区域的器件结构与位于外围区域的器件结构一般都是通过相互独立的工艺过程分别形成，以位于器件区域的位线结构与外围区域的晶体管为例，一般会先在器件区域形成位线结构，然后再在外围区域形成晶体管，二者的形成工艺相互独立，会存在工艺步骤复杂，生产成本较高及生产效率较低等问题。

技术实现思路

[0003]基于此，有必要针对上述
技术介绍
中的技术问题，提供一种半导体结构及其制备方法。
[0004]为了实现上述目的及其他目的，一方面，本专利技术提供了一种半导体结构的制备方法，其特征在于，包括如下步骤：
[0005]提供衬底，所述衬底包括器件区域及位于所述器件区域外围的外围区域；
[0006]于所述衬底的外围区域形成栅氧化材料层，且于所述栅氧化材料层的上表面形成高介电常数介质材料层；
[0007]于所述器件区域形成位线结构，并于所述外围区域形成晶体管结构，所述晶体管结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：提供衬底，所述衬底包括器件区域及位于所述器件区域外围的外围区域；于所述衬底的外围区域形成栅氧化材料层，且于所述栅氧化材料层的上表面形成高介电常数介质材料层；于所述器件区域形成位线结构，并于所述外围区域形成晶体管结构，所述晶体管结构包括栅极结构；所述位线结构包括位线导电层及位于所述位线导电层上表面的位线保护层；所述栅极结构包括：栅氧化层；高介电常数介质层，位于所述栅氧化层的上表面；栅极导电层，位于所述高介电常数介质层之上；栅极保护层，位于所述栅极导电层上表面；其中，所述栅极导电层与所述位线导电层为同一导电材料层图形化而得到，所述位线保护层与所述栅极保护层为同一保护材料层图形化而得到，所述栅氧化层为所述栅氧化材料层图形化而得到，所述高介电常数介质层为所述高介电常数介质材料层图形化而得到。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述栅极结构还包括多晶硅层，所述多晶硅层位于所述高介电常数介质层上，所述栅极导电层位于所述多晶硅层的上表面；所述于所述器件区域形成位线结构，并于所述外围区域形成晶体管结构，包括：于所述高介电常数介质材料层上及所述器件区域上形成多晶硅材料层；去除位于所述器件区域的所述多晶硅材料层；于所述多晶硅材料层的上表面及所述器件区域上形成栅极导电材料层；于所述栅极导电材料层的上表面形成保护材料层；对所述保护材料层、所述栅极导电材料层、所述多晶硅材料层、所述高介电常数介质材料层及所述栅氧化材料层进行图形化，以形成所述位线结构及所述栅极结构。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，于所述衬底的外围区域形成栅氧化材料层，且于所述栅氧化材料层的上表面形成高介电常数介质材料层之后，还包括：于所述高介电常数介质材料层的上表面形成金属功函数材料层；对所述保护材料层、所述栅极导电材料层、所述多晶硅材料层及所述栅氧化材料层进行图形化的同时还对所述金属功函数材料层及所述高介电常数介质材料层进行图形化，以于所述栅极结构内形成金属功函数层。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述外围区域包括第一区域、第二区域、第三区域及第四区域，所述晶体管结构包括位于所述第一区域的第一晶体管结构、位于所述第二区域的第二晶体管结构、位于所述第三区域的第三晶体管结构及位于所述第四区域的第四晶体管结构；其中，所述第一晶体管结构包括第一栅极结构，所述第二晶体管结构包括第二栅极结构，所述第三晶体管结构包括第三栅极结构，所述第四晶体管结构包括第四栅极结构；所述第二栅极结构及所述第四栅极结构中的所述金属功函数层包括第一金属功函数叠层及第二金属功函数叠层，所述第一栅极结构及所述第三栅极结构的所述金属功函数层包括所述第二金属功函数叠层；所述高介电常数介质材料层还形成于所述器件区域上；
所述于所述高介电常数介质材料层的上表面形成金属功函数材料层包括：于所述高介电常数介质材料层的上表面形成第一金属功函数层叠材料层；去除位于所述第二区域及所述第四区域之外的所述第一金属功函数层叠材料层；于所述第一金属功函数叠层的上表面及裸露的所述高介电常数介质材料层的上表面形成第二金属功函数层叠材料层；所述去除位于所述器件区域的所述多晶硅材料层之后，且于所述栅极导电材料层的上表面及所述器件区域上形成栅极导电材料层之前，还包括：去除位于所述器件区域的所述第二金属功函数层叠材料层及位于所述器件区域的所述高介电常数介质材料层。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述器件区域形成位线结构，并于所述外围区域形成栅极结构的过程中还于所述器件区域形成位线接触结构，所述位线接触结构位于所述位线结构与所述衬底之间，且与所述位线结构相接触；所述栅极结构还包括多晶硅层，所述多晶硅层位于所述高介电常数介质层上，所述栅极导电层位于所述多晶硅层的上表面，所述多晶硅层与所述位线接触结构为同一多晶硅材料层图形化而得到；所述于所述器件区域形成位线结构，并于所述外围区域形成晶体管结构，所述晶体管结构包括栅极结构包括：于所述高介电常数介质材料层上及所述器件区域上形成多晶硅材料层；于所述多晶硅材料层的上表面形成栅极导电材料层；于所述栅极导电材料层的上表面形成保护材料层；对所述保护材料层、所述栅极导电材料层、所述多晶硅材料层、所述高介电常数介质材料层及所述栅氧化材料层进行图形化，以形成所述位线接触结构、所述位线结构及所述栅极结构。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，于所述外围区域上形成所述栅氧化材料层之后，且于所述高介电常数介质材料层的上表面及所述器件区域上形成所述多晶硅材料层之前，还包括：于所述高介电常数介质材料层的上表面形成金属功函数材料层；对所述保护材料层、所述栅极导电材料层、所述多晶硅材料层、所述高介...

【专利技术属性】
技术研发人员：李宗翰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：