【技术实现步骤摘要】
半导体结构的形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。
[0003]为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。但是，在特征尺寸进一步减小的状况下，鳍式场效应晶体管的性能难以进一步提高。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括用于形成第一晶体管的第一器件区、以...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括用于形成第一晶体管的第一器件区、以及用于形成第二晶体管且与第一器件区相邻的第二器件区，在所述第一器件区中，所述衬底上还形成有第一鳍部材料层，所述第一鳍部材料层上还形成有硬掩膜层；在所述第二器件区的衬底上外延生长第二鳍部材料层，所述第二鳍部材料层的顶部高于所述第一鳍部材料层的顶部；形成所述第二鳍部材料层之后，去除所述硬掩膜层；去除所述硬掩膜层后，在所述第一鳍部材料层上外延生长第三鳍部材料层，所述第三鳍部材料层的材料与所述第一鳍部材料层的材料相同；进行鳍部图形化处理，将所述第一鳍部材料层和第三鳍部材料层图形化为凸立于所述第一器件区的衬底上的第一鳍部，将所述第二鳍部材料层图形化为凸立于所述第二器件区的衬底上的第二鳍部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二器件区的衬底上外延生长第二鳍部材料层的过程中，还在所述第一鳍部材料层的侧壁上外延生长所述第二鳍部材料层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，外延生长所述第二鳍部材料层之前，还包括：在所述第二器件区的衬底上外延生长缓冲层，所述缓冲层的材料为Si1‑
x
M
x
，其中，M代表非硅元素；在所述缓冲层上外延生长所述第二鳍部材料层，所述第二鳍部材料层的材料为Si1‑
y
M
y
，其中，x小于y；进行所述鳍部图形化处理的步骤中，还包括：图形化所述缓冲层，将所述第二鳍部材料层和缓冲层图形化为凸立于所述第二器件区的衬底上的第二鳍部。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述缓冲层还外延生长于所述第一鳍部材料层的侧壁。5.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层之后，形成所述第三鳍部材料层之前，还包括：在所述第一器件区和第二器件区的交界处，在所述第二鳍部材料层的侧壁形成隔离墙；形成所述第三鳍部材料层的过程中，所述第三鳍部材料层覆盖所述隔离墙背向所述第二鳍部材料层的侧壁。6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述隔离墙的步骤包括：形成覆盖所述第二鳍部材料层顶部和侧壁、以及第一鳍部材料层顶部的隔离墙材料层；去除位于所述第二鳍部材料层顶部、以及第一鳍部材料层顶部的隔离墙材料层，保留位于所述第二鳍部材料层的侧壁的隔离墙材料层作为隔离墙。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二鳍部材料层的步骤包括：在所述第二器件区的衬底上外延生长第二初始鳍部材料层，所述第二初始鳍部材料层的顶部高于所述硬掩膜层的顶部；以所述硬掩膜层顶部作为停止位置，对所述第二初始鳍部材料层进行平坦化处理，保留剩余所述第二初始鳍部材料层作为第二鳍部材料层。8.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一鳍部材料层上
外延生长第三鳍部材料层的步骤中，所述第三鳍部材料层还外延生长于所述第二鳍部材料层的顶部；进行鳍部图形化处理之前，还包括：以所述第二鳍部材料层的顶面作为停止位置，对所述第三鳍部材料层进行平坦化...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。