一种可扩展低压信令标准的驱动器及其驱动方法技术

本发明专利技术提供了一种可扩展低压信令标准的驱动器，包括：主体驱动电路，用于输出期望差分信号；共模反馈电路，用于稳定所述期望差分信号的共模电压；预加重电路，用于提高期望差分信号的高频分量幅度；所述预加重电路和所述共模反馈电路分别与所述主体驱动电路连接。本发明专利技术通过共模反馈电路调节期望差分信号的共模电压，利用预加重电路补偿信号在传输过程中高频衰减，以提高输出期望差分信号的质量。本发明专利技术还提供了一种可扩展低压信令标准的驱动器的驱动方法。的驱动方法。的驱动方法。

【技术实现步骤摘要】
一种可扩展低压信令标准的驱动器及其驱动方法


[0001]本专利技术属于集成电路设计
，尤其涉及一种可扩展低压信令标准的驱动器及其驱动方法。

技术介绍

[0002]可扩展低压信号标准（SLVS，Scalable low
‑
voltage Signaling）描述了一种差分电流控制协议。SLVS是一种芯片到芯片信令协议，作为快速串行数据传输接口标准，由于它具有低功耗和可扩展性，以及降低噪音、更快的电路速度和降低功耗等优点，近年来用于神经生物学实验、辐射探测器和其他应用的多通道集成电路等场景愈加广泛。
[0003]然而，传统的SLVS驱动器的晶体管（例如NMOS晶体管）工作在线性区，需要大尺寸的晶体管，导致寄生电容较大，因此信号转换期间的过冲电压较大，也增大了驱动器面积。此外，在较高的数据速率下，通道损耗使信号高频成分衰减严重，影响信号传输完整性。
[0004]因此，如何优化SLVS驱动器，以进一步提高SLVS驱动器的输出信号质量，降低驱动器的面积等，是亟待解决的问题。

技术实现思路

[0005]本专利技术是为解决上述现有技术的全部或部分问题，提供了一种可扩展低压信令标准的驱动器，以进一步提高SLVS驱动器的输出信号质量。
[0006]本专利技术提供了一种可扩展低压信令标准的驱动器，包括：主体驱动电路，用于输出期望差分信号；共模反馈电路，用于稳定所述期望差分信号的共模电压；预加重电路，用于提高期望差分信号的高频分量幅度；所述预加重电路和所述共模反馈电路分别与所述主体驱动电路连接。本专利技术通过共模反馈电路调节期望差分信号的共模电压，同时利用预加重电路补偿信号在传输过程中高频衰减，以提高输出期望差分信号的质量。
[0007]所述驱动器，还包括：单端转差分电路，用于将数据输入信号转换为第一差分信号；电平转换电路，用于转换所述第一差分信号的电压；边缘对齐电路，用于提高所述第一差分信号的对称性；预驱动电路，用于将所述第一差分信号转换为第二差分信号，所述第二差分信号用于驱动主体驱动电路；脉冲生成电路，用于检测所述第一差分信号的上升沿产生脉冲控制信号，所述脉冲控制信号用于驱动所述预加重电路；所述单端转差分电路、所述电平转换电路、所述边缘对齐电路和所述预驱动电路依次连接，所述电平转换电路和所述脉冲生成电路连接。单端转差分电路可以提高信号的抗干扰能力，能有效抑制电磁干扰，且信号的时序定位更加准确。电平转换电路在不同工作电平域的电路模块之间能够实现高电平与低电平之间的转换，这样，电平域不同的模块电路之间便能更好地进行通讯。边缘对齐电路可以提高所述第一差分信号的对称性。预驱动电路可以在保持相位关系不变的情况下，为主体驱动电路提供更适合的驱动电流，更好的驱动主体驱动电路。脉冲生成电路包括上升沿检测电路，用于检测所述第一差分信号的上升沿产生脉冲控制信号，用于驱动预加重电路。
[0008]所述第二差分信号包括第一输入信号和第二输入信号，所述主体驱动电路包括：第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一负载和第二负载；其中，所述第三PMOS晶体管、所述第四PMOS晶体管和第一电流源组成偏置电路，用于为所述主体驱动电路提供偏置电流；所述第一PMOS晶体管的源极与所述第二PMOS晶体管的源极连接至偏置电路；所述第一NMOS晶体管、所述第三NMOS晶体管和所述第一PMOS晶体管的栅极分别与所述第一输入信号连接；所述第二NMOS晶体管、所述第四NMOS晶体管和所述第二PMOS晶体管的栅极分别与所述第二输入信号连接；所述第一NMOS晶体管的漏极、所述第三NMOS晶体管的漏极、所述第一PMOS晶体管的漏极连接至第一节点，所述第一节点与所述第一负载的第一端相连接；所述第二NMOS晶体管的漏极、所述第四NMOS晶体管的漏极、所述第二PMOS晶体管的漏极连接至第二节点，所述第二节点和所述第二负载的第一端相连接；所述第一负载的第二端与所述第二负载的第二端连接至第三节点，所述第三节点耦合至共模反馈电路；所述第五NMOS晶体管的栅极与共模反馈电路连接，所述第五NMOS晶体管的漏极、所述第三NMOS晶体管的源极和所述第四NMOS晶体管的源极连接至第四节点；所述第五NMOS晶体管、所述第一NMOS晶体管和所述第二NMOS晶体管的源极连接至第五节点，所述第五节点耦合至共模反馈电路。主体驱动电路中尾晶体管采用并联的形式可以大幅度降低晶体管尺寸，同时可以使得共模反馈输出的调节信号的可调节幅度增大，利于调节。
[0009]所述主体驱动电路还包括：第一电容、第二电容和第三电容；其中，所述第一电容的第一端、所述第二电容的第一端和所述第三电容的第一端连接，所述第一电容的第二端连接第一PMOS晶体管的漏极，所述第二电容的第二端连接所述第二PMOS晶体管的漏极，所述第三电容的第二端连接所述第三PMOS晶体管的漏极。第一电容C1、第二电容C2和第三电容C3组成T形去耦电容，采用T形去耦电容来减少第二差分信号的跳变对期望差分信号耦合产生的共模干扰。
[0010]所述共模反馈电路包括：第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管，第四电容，第五电容；其中，所述第五PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管、所述第十PMOS晶体管的源极与工作电源相连接；所述第十PMOS晶体管的栅极与所述第五PMOS晶体管的栅极相连接；所述第六PMOS晶体管、所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所述第十PMOS晶体管的漏极分别与所述第六NMOS晶体管、所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管和所述第十NMOS晶体管的漏极相连接；所述第五PMOS晶体管的漏极、所述第六PMOS晶体管的源极和所述第七PMOS晶体管的源极连接至第七节点；所述第七NMOS晶体管、所述第八PMOS晶体管和所述第十PMOS晶体管的栅极分别与其漏极相连接，所述第八NMOS晶体管的栅极与所述第六NMOS晶体管的漏极相连接；所述第五PMOS晶体管、所述第八PMOS晶体管、所述第六NMOS晶体管的栅极分别与所述第十PMOS晶体管、所述第九PMOS晶体管、所述第七NMOS晶体管的栅极相连接；所述第六NMOS晶体管、所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管、所述第十NMOS晶体管和所述第十二NMOS晶体管的源极接地；所述第十NMOS晶体管的栅极连接使能信号，所述第六PMOS晶体管的栅极连接参考电压，所述第七PMOS晶体管的栅极连接至第三
节点；所述第七PMOS晶体管的漏极与所述第九NMOS晶体管的栅极相连接；所述第九NMOS晶体管的栅极通过所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可扩展低压信令标准的驱动器，其特征在于，包括：主体驱动电路，用于输出期望差分信号；共模反馈电路，用于稳定所述期望差分信号的共模电压；预加重电路，用于提高期望差分信号的高频分量幅度；所述预加重电路和所述共模反馈电路分别与所述主体驱动电路连接。2.根据权利要求1所述的驱动器，其特征在于，还包括：单端转差分电路，用于将数据输入信号转换为第一差分信号；电平转换电路，用于转换所述第一差分信号的电压；边缘对齐电路，用于提高所述第一差分信号的对称性；预驱动电路，用于将所述第一差分信号转换为第二差分信号，所述第二差分信号用于驱动主体驱动电路；脉冲生成电路，用于检测所述第一差分信号的上升沿产生脉冲控制信号，所述脉冲控制信号用于驱动所述预加重电路；所述单端转差分电路、所述电平转换电路、所述边缘对齐电路和所述预驱动电路依次连接，所述电平转换电路和所述脉冲生成电路连接。3.根据权利要求2所述的驱动器，其特征在于，所述第二差分信号包括第一输入信号和第二输入信号，所述主体驱动电路包括：第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一负载和第二负载；其中，所述第三PMOS晶体管、所述第四PMOS晶体管和第一电流源组成偏置电路，用于为所述主体驱动电路提供偏置电流；所述第一PMOS晶体管的源极与所述第二PMOS晶体管的源极连接至偏置电路；所述第一NMOS晶体管、所述第三NMOS晶体管和所述第一PMOS晶体管的栅极分别与所述第一输入信号连接；所述第二NMOS晶体管、所述第四NMOS晶体管和所述第二PMOS晶体管的栅极分别与所述第二输入信号连接；所述第一NMOS晶体管的漏极、所述第三NMOS晶体管的漏极、所述第一PMOS晶体管的漏极连接至第一节点，所述第一节点与所述第一负载的第一端相连接；所述第二NMOS晶体管的漏极、所述第四NMOS晶体管的漏极、所述第二PMOS晶体管的漏极连接至第二节点，所述第二节点和所述第二负载的第一端相连接；所述第一负载的第二端与所述第二负载的第二端连接至第三节点，所述第三节点耦合至共模反馈电路；所述第五NMOS晶体管的栅极与共模反馈电路连接，所述第五NMOS晶体管的漏极、第三NMOS晶体管的源极和第四NMOS晶体管的源极连接至第四节点；所述第五NMOS晶体管、第一NMOS晶体管和第二NMOS晶体管的源极连接至第五节点，所述第五节点耦合至共模反馈电路。4.根据权利要求3所述的驱动器，其特征在于，所述主体驱动电路还包括：第一电容、第二电容和第三电容；其中，
所述第一电容的第一端、所述第二电容的第一端和所述第三电容的第一端连接，所述第一电容的第二端连接第一PMOS晶体管的漏极，所述第二电容的第二端连接所述第二PMOS晶体管的漏极，所述第三电容的第二端连接所述第三PMOS晶体管的漏极。5.根据权利要求3所述的驱动器，其特征在于，所述共模反馈电路包括：第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管，第四电容，第五电容；其中，所述第五PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管、所述第十PMOS晶体管的源极与工作电源相连接；所述第十PMOS晶体管的栅极与所述第五PMOS晶体管的栅极相连接；所述第六PMOS晶体管、所述第七PMOS晶体管、所述第八PMOS晶体管、所述第九PMOS晶体管和所...

【专利技术属性】
技术研发人员：孟令硕，胡友德，韦援丰，蔡刚，黄志洪，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：