三维存储器及数据处理方法技术

本申请公开了一种三维存储器及数据处理方法。该三维存储器包括存储阵列单元；逻辑单元，包括运算模块和存储控制模块，逻辑单元和存储阵列单元通过三维异质集成结构连接，以形成三维存储器；其中，响应于运算模块接收到外部设备的运算指令，存储控制模块从存储阵列单元中读出与运算指令对应的运算数据，使运算模块对运算数据进行运算处理，并将运算结果反馈至外部设备。通过上述方式，本申请解决传统计算过程效率较低的技术问题。算过程效率较低的技术问题。算过程效率较低的技术问题。

【技术实现步骤摘要】
三维存储器及数据处理方法


[0001]本申请涉及存储领域，特别涉及一种三维存储器及数据处理方法。

技术介绍

[0002]在传统技术中，执行计算任务的单元与存储数据的单元时分离的。因此在计算过程中，计算单元需要将数据从内存中提取出来，在对其进行计算处理，处理完成之后再写入存储单元，但这种计算过程需要存储单元与计算单元频繁的进行数据交互，而计算单元与存储单元在空间上又具有一定的距离，导致执行计算的过程执行较慢，具有较长的延迟。且计算单元获取存储单元内的数据时，其访问的数据带宽不一定能达到存储单元的最大数据带宽，这也进一步降低了计算过程的效率。

技术实现思路

[0003]本申请主要目的是提供一种三维存储器及数据处理方法。其能够解决对于存储器的传统计算过程效率较低的技术问题。
[0004]为解决上述技术问题，本申请采用的第一个技术方案是：提供一种三维存储器，该存储器包括存储阵列单元；逻辑单元，包括运算模块和存储控制模块，逻辑单元和存储阵列单元通过三维异质集成结构连接，以形成三维存储器；其中，响应于运算模块接收到外部设备的运算指令，存储控制模块从存储阵列单元中读出与运算指令对应的运算数据，使运算模块对运算数据进行运算处理，并将运算结果反馈至外部设备。
[0005]为解决上述技术问题，本申请采用的第二个技术方案是：提供一种数据处理方法。该方法包括：逻辑单元的运算模块接收外部设备的运算指令；逻辑单元的存储控制模块从存储阵列单元中读出与运算指令对应的运算数据；其中，逻辑单元与存储阵列单元三维异质集成结构连接；运算模块对运算数据进行运算处理，并将运算结果反馈至外部设备。
[0006]为解决上述技术问题，本申请采用的第三个技术方案是：提供一种数据处理方法。该方法包括：向三维存储器发送运算指令，以使三维存储器中的存储控制模块，响应于运算模块接收到外部设备的运算指令，从存储阵列单元中读出与运算指令对应的运算数据，并对运算数据进行运算处理；接收三维存储器反馈的运算结果。
[0007]本申请的有益效果是：在存储器中，存储器包括存储阵列单元和逻辑单元，而逻辑单元进一步包括运算模块和存储控制模块，存储阵列单元和逻辑单元通过三维异质集成结构连接，以使得响应于运算模块接收到外部设备的运算指令，存储控制模块从存储阵列单元中读出与运算指令对应的数据，使得运算模块能够对该数据进行运算处理，将得到的运算结果反馈至外部设备，通过在存储器中的逻辑单元中设置运算模块，将运算过程在存储器内部执行，减少了完成运算任务时，存储器与外部设备的交互过程，提高了计算效率。
附图说明
[0008]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0009]图1是传统计算过程一示意图；
[0010]图2是本申请计算过程一示意图；
[0011]图3是本申请三维存储器第一实施例的结构示意图；
[0012]图4是本申请三维存储器第二实施例的结构示意图；
[0013]图5是本申请三维存储器中逻辑单元第一实施例的结构示意图；
[0014]图6是本申请三维存储器中逻辑单元第二实施例的结构示意图；
[0015]图7是本申请数据处理方法第一实施例的流程示意图；
[0016]图8是本申请数据处理方法第二实施例的流程示意图；
[0017]图9是本申请RFU真值表一实施例的示意图；
[0018]图10是本申请数据处理方法第三实施例的流程示意图；
[0019]图11是本申请数据处理方法一应用场景下计算流程示意图。
具体实施方式
[0020]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0021]本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0022]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0023]参照图1，图1为传统计算过程一示意图。在传统的计算过程中，外部设备例如CPU，在执行运算指令时，该运算指令可能包括多个运算步骤，其先从存储器的存储阵列中读取与一运算步骤相关的运算数据，执行该运算步骤得到一运算结果，并将该运算结果再写入至存储阵列。计算下一步骤时，使用到该运算结果时，再将其从存储阵列中服务调用，以完成该步骤的计算。这就导致在完成整个运算指令的过程中，CPU与存储阵列需要来回多次的进行数据的写入和读取，数据的多次交互增加了CPU的功耗，且影响了计算效率。
[0024]参照图2，图2为本申请计算过程一示意图。在本申请的技术方案中，在存储器中增加了作为近存计算引擎的运算模块，使得部分的运算处理能够通过接收运算指令直接在存储器的内部完成。运算模块设置于存储阵列单元和外部设备主机之间，以接收外部设备的指令并获取存储阵列中的数据，将计算指令对应的运算过程在运算模块中实现得到运算结
果，再将运算结果发送至外部设备主机。这样对于主机或CPU来说，其在整个计算过程中仅需要向存储器发送计算指令以及接收最终的计算结果即可，无需与存储器进行频繁的数据交互。其具体可通过以下实施例的描述实现。
[0025]参照图3，图3为本申请三维存储器第一实施例的结构示意图。
[0026]本实施例中，该三维存储器通过键合的方式实现三维异质集成结构。该三维存储器包括存储阵列单元10以及逻辑单元11。存储阵列单元10用于存储数据信息，逻辑单元11用于实现相应逻辑功能。该三维存储器还集成有第一键合区12和第二键合区13。第一键合区连接存储阵列单元10，第二键合区13连接逻辑单元11。通过第一键合区12和第二键合区13连接存储阵列单元10和逻辑单元11，使得存储阵列单元10和逻辑单元11堆叠键合，形成三维异质集成结构。
[0027]可以理解的，存储阵列单元10可以是单层也可以是多层，多层存储阵列单元10之间通过混合键合的方式实现三维异质集成连接。
[0028]其中，逻辑单元11包括运算模块和存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，所述存储器包括：存储阵列单元；逻辑单元，包括运算模块和存储控制模块，所述逻辑单元和所述存储阵列单元通过三维异质集成结构连接，以形成所述三维存储器；其中，响应于所述运算模块接收到外部设备的运算指令，所述存储控制模块从所述存储阵列单元中读出与所述运算指令对应的运算数据，使所述运算模块对所述运算数据进行运算处理，并将运算结果反馈至所述外部设备。2.根据权利要求1所述的三维存储器，其特征在于，所述逻辑单元还包括缓存模块，所述缓存模块与所述运算模块连接，用于存储所述运算指令以及与所述运算指令对应的运算数据。3.根据权利要求2所述的三维存储器，其特征在于，所述运算模块包括指令解析模块和计算逻辑模块，所述指令解析模块连接所述缓存模块以及所述存储控制模块，所述指令解析模块用于解析所述运算指令，得到至少一个子运算指令，并将所述至少一个子运算指令存储至所述缓存模块；所述计算逻辑模块连接所述缓存模块，用于从所述缓存模块获取所述至少一个子指令以及对应的所述运算数据，基于所述至少一个子运算指令以及所述运算数据得到所述运算结果。4.根据权利要求3所述的三维存储器，其特征在于，所述计算逻辑模块还用于按照所述至少一个子运算指令的预设顺序从所述缓存模块中选择对应的子运算指令以及与所述子运算指令对应的所述运算数据。5.根据权利要求3所述的三维存储器，其特征在于，所述逻辑单元还包括寄存器，所述寄存器与所述计算逻辑模块和所述缓存模块连接，用于缓存所述计算逻辑模块得到的所述运算结果，并将所述运算结果发送至所述缓存模块。6.根据...

【专利技术属性】
技术研发人员：周小锋，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：