一种片上存储复用方法技术

本发明专利技术提出了一种片上存储复用方法，包括：通用总线控制接口、通用总线控制译码器和协议转换器、紧耦合控制接口、紧耦合控制接口地址译码器、SRAM控制权硬件分配模块以及各个SRAM单元对应的控制选择器；其中，外部主设备通过通用总线控制接口访问SRAM单元；通用总线控制译码器和协议转换器在通用总线发起访问请求时，选择对应的SRAM单元，并将访问请求转换成SRAM单元的访问时序，向对应的控制选择器发起读写请求；外部专享设备通过紧耦合控制接口直接访问SRAM单元；紧耦合控制接口地址译码器进行译码并选择对应的SRAM单元；SRAM控制权硬件分配模块对SRAM单元分配；SRAM单元对应的控制选择器对来自通用总线控制接口和来自紧耦合控制接口的访问进行选择。耦合控制接口的访问进行选择。耦合控制接口的访问进行选择。

【技术实现步骤摘要】
一种片上存储复用方法


[0001]本专利技术涉及一种存储复用方法，特别是一种片上存储复用方法。

技术介绍

[0002]在一般的SoC(片上系统，System on Chip，SoC)系统中，片上SRAM(静态随机存取存储器，Static Random
‑
Access Memory，SRAM)通常通过一个带总线接口的SRAM控制器集成到SoC系统中。这种做法用起来较为简便，也便于多个外部设备交替访问SRAM，但在一定程度上牺牲了SRAM的性能。当外部设备想要访问SRAM存储时，需要经过总线矩阵和控制器的延时才能最终访问到SRAM中的内容。但是，在某些情况下，片上存储会被划分成多个区域，不同的区域会作为某些外部设备的专用存储空间。这样一来，总线造成的访问延迟会大大降低性能。
[0003]现有的只带单一总线接口的SRAM控制器在某些情况下会产生不必要的延时。例如，在某种场景下，SRAM的某块区域会被专门用来供给某个模块使用(例如存储CPU指令)。由于总线矩阵上的访问需要仲裁，以及多级总线访问可能出现的延时，这会造成不必要的性能浪费。

技术实现思路

[0004]专利技术目的：本专利技术所要解决的技术问题是针对现有技术的不足，提供一种片上存储复用方法。
[0005]为了解决上述技术问题，本专利技术公开了一种片上存储复用方法，包括：通用总线控制接口、通用总线控制译码器和协议转换器、紧耦合控制接口、紧耦合控制接口地址译码器、SRAM控制权硬件分配模块以及各个SRAM单元对应的控制选择器；
[0006]其中，外部主设备通过通用总线控制接口访问SRAM单元；
[0007]通用总线控制译码器和协议转换器在通用总线发起访问请求时，选择对应的SRAM单元，并将所述访问请求转换成SRAM单元的访问时序，向所述对应的SRAM单元对应的控制选择器发起读写请求；
[0008]外部专享设备通过紧耦合控制接口直接访问SRAM单元；
[0009]紧耦合控制接口地址译码器根据预设方案，对所述紧耦合控制接口地址进行译码并选择对应的SRAM单元；
[0010]SRAM控制权硬件分配模块对SRAM单元分配；
[0011]SRAM单元对应的控制选择器对来自通用总线控制接口和来自紧耦合控制接口的访问进行选择。
[0012]所述外部专享设备通过紧耦合控制接口直接访问SRAM单元的方法包括：
[0013]紧耦合控制接口时序与SRAM单元的读写控制时序相同，紧耦合控制接口通过所述时序直接下发到对应的SRAM控制选择器并发起访问请求；紧耦合控制接口与外部设备中的SRAM紧耦合控制接口相连，当SRAM单元被所述外部设备专享时，直接通过紧耦合控制接口
访问SRAM单元。
[0014]所述紧耦合控制接口地址译码器选择对应的SRAM单元后，紧耦合控制接口发出的访问根据译码结果发送到对应的SRAM单元对应的控制选择器中，向对应的SRAM单元发起读写请求。
[0015]SRAM单元对应的控制选择器数量与SRAM单元一致，即每个SRAM单元都对应一个所述控制选择器。
[0016]所述SRAM单元对应的控制选择器对来自通用总线控制接口和来自紧耦合控制接口的访问进行选择时，当所述SRAM单元对应的控制选择器配置为选择上述接口之一时，所述SRAM单元允许被所选接口访问，其他接口访问时，则读为0且写忽略。
[0017]所述SRAM控制权硬件分配模块对SRAM单元分配时，根据整个系统的应用场景对SRAM单元进行划分。
[0018]所述SRAM控制权硬件分配模块对SRAM单元分配的具体方法为：
[0019]根据预先设定的各个区域的大小，依次累加所述各个区域的大小，得到第一组各个节点数字；根据各个SRAM单元的大小依次累加，得到第二组各个节点数字，对比两组各个节点数字，得到比较结果，将比较结果译码为对SRAM单元控制权的分配。
[0020]所述SRAM单元对应的控制选择器配置为两种模式：
[0021]对于专用SRAM单元，将所述SRAM单元对应的控制选择器配置成紧耦合接口使用模式；对于非专用SRAM单元，将所述SRAM单元对应的控制选择器配置成通用总线接口使用模式。
[0022]所述通用总线控制接口集成到芯片的系统总线接口上。
[0023]紧耦合控制接口的个数根据具体实现进行预先设置。
[0024]有益效果：
[0025]1、本专利技术使得片上SRAM存储能够根据使用场景的不同而选用不同的控制接口，从而在使用的便利性和性能之间进行权衡。
[0026]2、当SRAM的控制选择器被配置为紧耦合控制接口访问模式时，SRAM的访问效率达到最高。
[0027]3、SRAM的控制权分配可以由硬件根据预先设定的空间划分自动完成。
附图说明
[0028]下面结合附图和具体实施方式对本专利技术做更进一步的具体说明，本专利技术的上述和/或其他方面的优点将会变得更加清楚。
[0029]图1为SRAM控制权硬件分配流程示意图。
[0030]图2为存储分配区域各节点和存储单元大小节各点关系示意图。
[0031]图3为节点比较和译码示意图。
具体实施方式
[0032]一种片上存储复用方法，包括：通用总线控制接口、通用总线控制译码器和协议转换器、紧耦合控制接口、紧耦合控制接口地址译码器、SRAM控制权硬件分配模块以及各个SRAM单元对应的控制选择器；
[0033]其中，外部主设备通过通用总线控制接口访问SRAM单元；SRAM单元对应的控制选择器数量与SRAM单元一致，即每个SRAM单元都对应一个所述控制选择器。
[0034]通用总线控制译码器和协议转换器在通用总线发起访问请求时，选择对应的SRAM单元，并将所述访问请求转换成SRAM单元的访问时序，向所述对应的SRAM单元对应的控制选择器发起读写请求；
[0035]外部专享设备通过紧耦合控制接口直接访问SRAM单元，方法包括：
[0036]紧耦合控制接口时序与SRAM单元的读写控制时序相同，紧耦合控制接口通过所述时序直接下发到对应的SRAM控制选择器并发起访问请求；紧耦合控制接口与外部设备中的SRAM紧耦合控制接口相连，当SRAM单元被所述外部设备专享时，直接通过紧耦合控制接口访问SRAM单元。
[0037]紧耦合控制接口地址译码器根据预设方案，对所述紧耦合控制接口地址进行译码并选择对应的SRAM单元；所述紧耦合控制接口地址译码器选择对应的SRAM单元后，紧耦合控制接口发出的访问根据译码结果发送到对应的SRAM单元对应的控制选择器中，向对应的SRAM单元发起读写请求。
[0038]SRAM控制权硬件分配模块对SRAM单元分配；所述SRAM控制权硬件分配模块对SRAM单元分配时，根据整个系统的应用场景对SRAM单元进行划分。具体方法为：
[0039]根据预先设定的各个区域的大小，依次累加所述各个区域的大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上存储复用方法，其特征在于，包括：通用总线控制接口、通用总线控制译码器和协议转换器、紧耦合控制接口、紧耦合控制接口地址译码器、SRAM控制权硬件分配模块以及各个SRAM单元对应的控制选择器；其中，外部主设备通过通用总线控制接口访问SRAM单元；通用总线控制译码器和协议转换器在通用总线发起访问请求时，选择对应的SRAM单元，并将所述访问请求转换成SRAM单元的访问时序，向所述对应的SRAM单元对应的控制选择器发起读写请求；外部专享设备通过紧耦合控制接口直接访问SRAM单元；紧耦合控制接口地址译码器根据预设方案，对所述紧耦合控制接口地址进行译码并选择对应的SRAM单元；SRAM控制权硬件分配模块对SRAM单元分配；SRAM单元对应的控制选择器对来自通用总线控制接口和来自紧耦合控制接口的访问进行选择。2.根据权利要求1所述的一种片上存储复用方法，其特征在于，所述外部专享设备通过紧耦合控制接口直接访问SRAM单元的方法包括：紧耦合控制接口时序与SRAM单元的读写控制时序相同，紧耦合控制接口通过所述时序直接下发到对应的SRAM控制选择器并发起访问请求；紧耦合控制接口与外部设备中的SRAM紧耦合控制接口相连，当SRAM单元被所述外部设备专享时，直接通过紧耦合控制接口访问SRAM单元。3.根据权利要求2所述的一种片上存储复用方法，其特征在于，所述紧耦合控制接口地址译码器选择对应的SRAM单元后，紧耦合控制接口发出的访问根据译码结果发送到对应的SRAM单元对应的控制选择器中，向对应的SRAM单元发起读写请求。4.根据权利要求3所述的一种片上存储复用方法，其特征在于，S...

【专利技术属性】
技术研发人员：周帅，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：