一种基于延迟锁相环路的电容检测方法及电容检测电路技术

本发明专利技术实施例提供一种基于延迟锁相环路的电容检测方法及电容检测电路，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第三延迟信号，其中，第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将第一延迟信号与第三延迟信号输入主通路，得到主通路在当前时间步的输出信号；在主通路在当前时间步的输出信号稳定时，根据当前时间步的输出信号计算第一电容的值。本发明专利技术在使得延迟锁相环路的能在提高电容检测范围的同时，避免使用参考时钟信号造成信号通路与消除通路的延迟无法相等，使得延迟锁相环锁定失败的情况。败的情况。败的情况。

【技术实现步骤摘要】
一种基于延迟锁相环路的电容检测方法及电容检测电路


[0001]本专利技术涉及电子设备领域，尤其涉及一种基于延迟锁相环路的电容检测方法及电容检测电路。

技术介绍

[0002]延迟锁相环的作用是消除时钟延迟，实现零传输延迟，使输入的时钟信号与整个芯片内部全局时钟网络之间偏差最小，延迟锁相环主要由鉴相器、电荷泵和采样器组成，通过采样器的输出和鉴相器形成消除通路，通过反馈信号来使全局时钟网络的时钟信号与输入的时钟信号同步。在现有电容检测电路中，是通过信号通路中的延迟电容对输入的时钟信号进行延迟，通过消除通路中的电容确定延迟信号，因此，需要对信号通路的延迟电容和反馈环中的电容大小进行检测和调整，使输入的时钟信号在延迟后与输出的时钟信号的相同同步，在输出的时钟信号稳定时，计算出信号通路中的延迟电容的值。但由于现有延迟锁相环是通过输入的时钟信号来进行信号反馈的，需要满足消除通路的等效电阻大于信号通路的等效电阻，使得信号通路的等效电阻不能设置得很小或很大，这样会导致信号通路与消除通路的延迟无法相等的情况，从而造成延迟锁相环锁定失败的问题，导致电容检测的无法检测。

技术实现思路

[0003]本专利技术实施例提供一种基于延迟锁相环路的电容检测方法，通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二延迟信号，并在第二延迟信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第三延迟信号，并第三延迟信号与第一延迟信号共同输入主通路，得到当前时间步输出信号，根据当前时间步的输出信号，与现有技术相比，使用第二延迟信号替代参考时钟信号与上一时间步的输出信号进行延迟处理，从而避免使用参考时钟信号造成的时钟同步不准确，使得延迟锁相环路的时钟同步准确率提高，进而提高电容检测的准确率。
[0004]第一方面，本专利技术实施例提供一种基于延迟锁相环路的电容检测方法，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将所述第一延迟信号与第三延迟信号输入所述主通路，得到所述主通路在当前时
间步的输出信号；在所述主通路在当前时间步的输出信号稳定时，根据所述当前时间步的输出信号计算所述第一电容的值。
[0005]可选的，在所述将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号的步骤之前，所述方法还包括：对所述延迟锁相环路进行校准；在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。
[0006]可选的，所述在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：设置环路锁定的目标工作点；当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。
[0007]可选的，所述设置环路锁定的目标工作点的步骤包括：通过预设的查找方法，确定环路锁定的目标工作点。
[0008]可选的，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：获取供电电源的电压值；以环路锁定时所述第三电容的电压值接近二分之一所述供电电源的电压值为目标，确定环路锁定的目标工作点。
[0009]可选的，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：根据供电电源的电压值，以提高信号量为目标，分析所述第三电容的电压值；根据所述第三电容的电压值，确定环路锁定的目标工作点。
[0010]可选的，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：通过调整第二电容的值，得到多个候选延迟时间；根据环路锁定在所述目标工作点时，从所述多个候选延迟时间中确定目标候选延迟时间；根据所述目标候选延迟时间和所述参考时钟信号，确定第二延迟信号。
[0011]可选的，所述通过调整所述第二电容的值，得到多个候选延迟时间的步骤包括：获取目标延迟锁相环路中的当前使用环境参数；根据所述当前使用环境参数，获取参考延迟锁相环路的第二电容历史变化值，所述参考延迟锁相环路与所述目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据所述第二电容历史变化值，预测所述目标延迟锁相环路的第二电容的初始值；通过调整所述所述第二电容的初始值，得到多个候选延迟时间。
[0012]可选的，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括:获取目标延迟锁相环路中的当前使用环境参数；
根据所述当前使用环境参数，获取参考延迟锁相环路的历史延迟时间，所述参考延迟锁相环路与所述目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据所述历史延迟时间，通过预训练的预测网络对所述目标延迟锁相环路的延迟时间进行预测，得到预测延迟时间；以所述预测延迟时间为初始延迟时间，对所述第二电容的值进行调整，得到多个候选延迟时间；根据环路锁定在所述目标工作点时，从所述多个候选延迟时间或初始延迟时间中，确定目标候选延迟时间；根据所述目标候选延迟时间和所述参考时钟信号，确定第二延迟信号。
[0013]第二方面，本专利技术实施例提供一种电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述延迟锁相环路用于实现如本专利技术实施例中任一项所述的基于延迟锁相环路的电容检测方法中的步骤。
[0014]本专利技术实施例中，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将所述第一延迟信号与第三延迟信号输入主通路，得到所述主通路在当前时间步的输出信号；在所述主通路在当前时间步的输出信号稳定时，根据所述当前时间步的输出信号计算所述第一电容的值。通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二延迟信号，并在第二延迟信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第三延迟信号，并第三延迟信号与第一延迟信号共同输入主通路，得到当前时间步输出信号，与现有技术相比，使用第二延迟信号替代参考时钟信号与上一时间步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于延迟锁相环路的电容检测方法，其特征在于，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将所述第一延迟信号与第三延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；在所述主通路在当前时间步的输出信号稳定时，根据所述当前时间步的输出信号计算所述第一电容的值。2.如权利要求1所述的基于延迟锁相环路的电容检测方法，其特征在于，在所述将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号的步骤之前，所述方法还包括：对所述延迟锁相环路进行校准；在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。3.如权利要求2所述的基于延迟锁相环路的电容检测方法，其特征在于，所述在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：设置环路锁定的目标工作点；当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。4.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述设置环路锁定的目标工作点的步骤包括：通过预设的查找方法，确定环路锁定的目标工作点。5.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：获取供电电源的电压值；以环路锁定时所述第三电容的电压值接近二分之一所述供电电源的电压值为目标，确定环路锁定的目标工作点。6.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：根据供电电源的电压值，以提高信号量为目标，分析所述第三电容的电压值；根...

【专利技术属性】
技术研发人员：白颂荣，范硕，张海越，
申请(专利权)人：深圳曦华科技有限公司，
类型：发明
国别省市：