半导体装置制造过程中的清洁程序方法制造方法及图纸

本发明专利技术公开一种半导体装置制造过程中的清洁程序方法，包括：提供一图案化牺牲栅极结构，图案化牺牲栅极结构包括一栅极介电质及一牺牲层，其中图案化牺牲栅极结构内嵌于一介电层中且暴露出牺牲层的上表面；进行一第一蚀刻制作工艺以移除该牺牲层；以及进行一亲水性处理及一疏水性处理以移除该牺牲层的残留部分。理及一疏水性处理以移除该牺牲层的残留部分。理及一疏水性处理以移除该牺牲层的残留部分。

【技术实现步骤摘要】
半导体装置制造过程中的清洁程序方法


[0001]本专利技术涉及一种清洁程序方法，且特别是涉及一种半导体装置制造过程中的清洁程序方法。

技术介绍

[0002]近来，人们对于半导体装置的需求日渐增加。在制造半导体装置过程中的清洁程序中，可以进行蚀刻制作工艺以去除图案化牺牲栅极结构中的牺牲层。在一些实施例中，为了完全去除牺牲层的残留部分，必须进行长时间的蚀刻制作工艺，即过蚀刻时间必须非常长。然而，如此长的过蚀刻时间可能会损坏牺牲层下方的底层而使得半导体装置失效，进而导致芯片产量损失的缺陷。
[0003]因此，目前仍迫切需要开发一种改进的制造半导体装置的过程中的清洁程序的方法。

技术实现思路

[0004]本专利技术是有关于一种半导体装置制造过程中的清洁程序方法，可通过亲水性处理及疏水性处理改善半导体装置的产量损失的缺陷。
[0005]根据本专利技术的一实施例，提出一种半导体装置制造过程中的清洁程序方法，包括：提供一图案化牺牲栅极结构，图案化牺牲栅极结构包括一栅极介电质及一牺牲层，其中图案化牺牲栅极结构内嵌于一介电层中且暴露出牺牲层的上表面；进行一第一蚀刻制作工艺以移除牺牲层；以及进行一亲水性处理及一疏水性处理以移除牺牲层的残留部分。
[0006]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
[0007]图1为本专利技术一实施例的半导体装置制造过程中的清洁程序方法的示意图；
[0008]图2A～图2F为本专利技术一实施例的半导体装置制造过程中的清洁程序的局部示意图；
[0009]图3A～图3C为气泡与不同性质的表面的关系示意图；
[0010]图4A为比较例1与实验例1的缺陷数量(defect count)的示意图；
[0011]图4B为比较例1与实验例1的芯片产率的示意图。
具体实施方式
[0012]本案提供一种半导体装置制造过程中的清洁程序方法，可以解决现有过蚀刻过久所导致的芯片产量损失的问题。为了对本专利技术的目的、特征和优点能更明显易懂，下文特举一实施例，并配合所附的附图作详细说明。
[0013]但必须注意的是，此特定的实施例与方法，并非用以限定本专利技术。本专利技术仍可采用
hysteresis)，但是由于气泡GA较小，所产生的浮力不足以克服接触角迟滞现象，故气泡GA容易吸附于牺牲层114A表面(气泡GA例如是呈现类似半圆形的剖面)，也就造成气泡GA容易阻挡蚀刻制作工艺的情形。相较于图3A的比较例而言，如图3B所示，在亲水性表面修饰制作工艺中(例如步骤3.1)，牺牲层114B表面的性质呈现亲水性，故表面张力的方向受到改变，液体L(例如是蚀刻剂或纯水)会往牺牲层114B表面靠近而在气泡GB与牺牲层114B之间形成一隔离层WL，将气泡GB与牺牲层114B分隔开，使得气泡GB较不会接触于牺牲层114B，如此一来也就能避免气泡GB吸附于牺牲层114B表面，降低气泡GB阻挡蚀刻制作工艺的机会。气泡GB例如呈现类似圆形的剖面。相较于图3A的比较例而言，如图3C所示，在疏水性表面修饰制作工艺中(例如步骤4.1)，牺牲层114C表面的性质呈现疏水性，故气泡GC在液体L(例如是蚀刻剂或纯水)中可具有较低的迟滞现象以及较低的拖曳力(drag force)，气泡GC例如呈现类似流线形的剖面，可提升气泡GC在牺牲层114C表面上的移动能力(mobility)，因此可促进气泡GC的滑动并改善气泡GC阻挡蚀刻制作工艺的情况。
[0021]在一实施例中，疏水性处理及疏水性处理可作为一个循环，本专利技术的清洁程序中，疏水性处理及疏水性处理可进行至少两个循环，循环的次数可依需求有所调整。
[0022]在一实施例中，可重复亲水性处理以进行多个亲水性处理，并可重复疏水性处理以进行多个疏水性处理，其中该些亲水性处理与该些疏水性处理可以交替进行，重复的次数可依需求有所调整。例如，请参照图1及图2D～2F，进行步骤4之后，可回到步骤3，重复进行步骤3的亲水性处理及步骤4的疏水性处理多次，可在较不受到气泡阻挡的情况之下去除大部分的牺牲层114。在一些实施例中，可能还剩余一小部分在角落的牺牲层114，如图2E所示。请参照图2F，可通过第三蚀刻制作工艺将角落的牺牲层114完全去除，如此可完好保留栅极介电质112，并不会损坏栅极介电质112下方的层。
[0023]根据一实施例，可在不同的制作工艺之间使用去离子水进行清洗。在完全移除牺牲层114之后，可利用旋干(spin
‑
dry)的方式让半导体装置的半成品干燥，以进行后续制作工艺(例如形成栅极或其他制作工艺)。
[0024]如图1及图2A～图2F所示的半导体装置制造过程中的清洁程序方法可应用于虚设多晶硅移除制作工艺(dummy poly removal)，然而本专利技术并不以此为限，本专利技术的半导体装置制造过程中的清洁程序方法可应用于其他的制作工艺，例如是非晶硅移除制作工艺(ASI
‑
removal)或其他合适的制作工艺，例如是任何需要改善气体阻挡蚀刻反应的制作工艺。
[0025]图4A绘示比较例1与实验例1的缺陷数量(defect count)的示意图。图4B绘示比较例1与实验例1的芯片产率的示意图。
[0026]比较例1表示使用传统的清洁程序，拉长蚀刻制作工艺的时间来完全移除牺牲层，并没有进行本专利技术所示的亲水性处理及疏水性处理。实验例1表示使用本专利技术的清洁程序(如图1及图2A～图2E所示)，包括交替进行多次的亲水性处理及疏水性处理，以完全移除牺牲层。
[0027]请参照图4A，X轴表示比较例1与实验例1的组别，Y轴表示缺陷数量，由实验结果可知比较例1的缺陷数量高达47颗，实验例1的缺陷数量仅有4颗，显见根据本专利技术的半导体装置制造过程中的清洁程序方法可明显降低缺陷数量。
[0028]请参照图4B，X轴表示比较例1与实验例1的组别，Y轴表示芯片产率，由实验结果可
知比较例1的芯片产率的平均值仅有77.4％，实验例1的芯片产率的平均值则有79.3％，相较于比较例1而言增加了1.9％，显见根据本专利技术的半导体装置制造过程中的清洁程序方法可增加芯片产率。
[0029]根据上述实施例，本专利技术提供一种半导体装置制造过程中的清洁程序方法，包括：提供一图案化牺牲栅极结构，图案化牺牲栅极结构包括一栅极介电质及一牺牲层，其中图案化牺牲栅极结构内嵌于一介电层中且暴露出牺牲层的上表面；进行一第一蚀刻制作工艺以移除该牺牲层；以及进行一亲水性处理及一疏水性处理以移除该牺牲层的残留部分。
[0030]相较于没有进行亲水性处理及疏水性处理的清洁程序(单纯利用过蚀刻移除残留的牺牲层)的比较例而言，由于本专利技术的半导体装置制造过程中的清洁程序方法包括进行一亲水性处理及一疏水性处理，能够加速排除制作工艺过程中产生的气泡，避免气泡阻挡蚀刻反应的进行，进行过蚀刻制作工艺以完全移除牺牲层的所需时间可缩短，因此不但能够降低移除牺牲层所需的时间及成本，也可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置制造过程中的清洁程序方法，包括：提供图案化牺牲栅极结构，该图案化牺牲栅极结构包括栅极介电质及牺牲层，其中该图案化牺牲栅极结构内嵌于介电层中且暴露出该牺牲层的上表面；进行第一蚀刻制作工艺以移除该牺牲层；以及进行亲水性处理及疏水性处理以移除该牺牲层的残留部分。2.如权利要求1所述的清洁程序方法，其中一对间隙物形成该图案化牺牲栅极结构的两个侧壁上。3.如权利要求1所述的清洁程序方法，其中该疏水性处理及该疏水性处理进行至少两个循环。4.如权利要求1所述的清洁程序方法，其中该亲水性处理包括亲水性表面修饰制作工艺及第二蚀刻制作工艺，该疏水性处理包括疏水性表面修...

【专利技术属性】
技术研发人员：吴权璋，吴振，陈炫旭，陈俊隆，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：