阵列基板及显示面板制造技术

本发明专利技术提供一种阵列基板及一种显示面板，通过在扇出区和显示区之间设置连接区，并在连接区内设置多条连接线及多条耦合线，使连接线与耦合线的重叠面积与连接线电性连接的扇出线的电阻呈负相关，以补偿因位于扇出区内的多条扇出线所具有的电阻差异而导致的信号延迟及损耗差异，使得位于显示区内的多条信号线所传输的信号具有相近的损耗和延迟，显示面板包括阵列基板，从而可以改善显示暗带问题。从而可以改善显示暗带问题。从而可以改善显示暗带问题。

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本专利技术涉及显示
，具体涉及一种阵列基板及一种显示面板。

技术介绍

[0002]信号在传输过程中受各种因素影响会出现不同程度的延迟，影响信号的传输均一性，引起显示面板出现显示质量问题。如在显示面板的扇出区内，由于多条信号线的长度并不相同，因此，各信号线的阻值会存在一定差异，导致各信号线传输的信号具有不同的延迟，从而使得传输至显示面板面内的信号存在差异，致使显示面板出现暗带不良问题，影响显示面板的显示质量。

技术实现思路

[0003]本专利技术实施例提供一种阵列基板及一种显示面板，可以改善暗带不良问题。
[0004]本专利技术实施例提供一种阵列基板，所述阵列基板具有显示区、扇出区和位于所述显示区与所述扇出区之间的连接区。所述阵列基板包括多条扇出线、多条信号线、多条连接线以及多条耦合线。
[0005]所述多条扇出线位于所述扇出区内，且所述多条扇出线的电阻不同；所述多条信号线位于所述显示区内；所述多条连接线位于所述连接区内，所述多条连接线电性连接于所述多条扇出线和所述多条信号线之间；所述多条耦合线位于所述连接区内，所述多条耦合线与所述多条连接线异层。
[0006]其中，在俯视视角下，所述多条连接线和所述多条耦合线部分重叠，且所述连接线和所述耦合线的重叠面积与所述连接线电性连接的所述扇出线的电阻负相关。
[0007]可选地，在本专利技术的一些实施例中，所述阵列基板还包括多条扫描线及多个选通驱动电路。所述多条扫描线与所述多条耦合线平行；多个所述选通驱动电路与所述多条扫描线和所述多条耦合线电性连接。
[0008]可选地，在本专利技术的一些实施例中，所述多条耦合线与所述多条扫描线同层。
[0009]可选地，在本专利技术的一些实施例中，所述多条扇出线包括第一扇出线和第二扇出线，所述第一扇出线的电阻大于所述第二扇出线的电阻。多条信号线包括第一信号线和第二信号线。所述多条连接线包括第一连接线和第二连接线，所述第一连接线电性连接于所述第一信号线和所述第一扇出线之间，所述第二连接线电性连接于所述第二信号线和所述第二扇出线之间。
[0010]其中，至少一所述耦合线包括电性连接的第一走线部和耦合部，所述第一走线部的宽度小于所述耦合部的宽度；在俯视视角下，所述第一连接线与所述第一走线部部分重叠，所述第二连接线与所述耦合部部分重叠。
[0011]可选地，在本专利技术的一些实施例中，所述第二连接线包括电性连接的第二走线部和连接部，所述连接部的宽度大于所述第一走线部、所述第二走线部的宽度。其中，在俯视视角下，所述连接部与所述耦合部至少部分重叠。
[0012]可选地，在本专利技术的一些实施例中，所述第二连接线的长度大于所述第一连接线的长度。
[0013]可选地，在本专利技术的一些实施例中，所述多条扇出线还包括多条第三扇出线，所述多条第三扇出线的电阻自所述第二扇出线靠近所述第一扇出线的方向上逐渐增大。多条信号线还包括多条第三信号线。所述多条连接线还包括位于所述第一连接线和所述第二连接线之间的多条第三连接线，所述多条第三连接线电性连接于所述多条第三信号线和所述多条第三扇出线之间。
[0014]其中，在俯视视角下，所述耦合部的宽度自所述第二连接线靠近所述第一连接线的方向上逐渐减小，所述多条第三连接线与所述耦合部的重叠面积自所述第二连接线靠近所述第一连接线的方向上逐渐减小。
[0015]可选地，在本专利技术的一些实施例中，所述多条扇出线包括第一扇出线、第二扇出线和多条第三扇出线，所述第一扇出线的电阻大于所述第二扇出线的电阻，所述多条第三扇出线的电阻自所述第二扇出线靠近所述第一扇出线的方向上逐渐增大。多条信号线包括第一信号线、第二信号线和多条第三信号线。所述多条连接线包括第一连接线、第二连接线和多条第三连接线，所述第一连接线电性连接于所述第一信号线和所述第一扇出线之间，所述第二连接线电性连接于所述第二信号线和所述第二扇出线之间，所述多条第三连接线电性连接于所述多条第三信号线和所述多条第三扇出线之间。
[0016]其中，所述第二连接线的长度大于所述第一连接线的长度，所述多条第三连接线的长度自所述第二连接线靠近所述第一连接线的方向上逐渐减小。
[0017]本专利技术还提供一种显示面板，包括任一上述的阵列基板、彩膜基板及框胶。所述彩膜基板与所述阵列基板相对设置。所述框胶位于所述阵列基板和所述彩膜基板之间，且所述框胶位于所述扇出区远离所述连接区的一侧。
[0018]本专利技术还提供一种显示面板，包括任一上述的阵列基板及发光器件层，所述发光器件层位于所述阵列基板上，所述发光器件层包括多个发光器件，所述多个发光器件与所述多条信号线电性连接。
[0019]本专利技术还提供一种显示装置，包括任一上述的显示面板。
[0020]本专利技术提供一种阵列基板、一种显示面板及一种显示装置，通过在扇出区和显示区之间设置连接区，并在连接区内设置多条连接线及多条耦合线，使连接线与耦合线的重叠面积与连接线电性连接的扇出线的电阻负相关，以补偿因位于扇出区内的多条扇出线所具有的电阻差异而导致的信号延迟及损耗差异，使得位于显示区内的多条信号线所传输的信号具有相近的损耗和延迟，显示面板及显示装置均包括阵列基板，从而可以改善显示暗带问题。
附图说明
[0021]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1是现有技术中阵列基板的结构示意图及信号变化波形图；
[0023]图2A～图2D是本专利技术实施例提供的阵列基板的结构示意图；
[0024]图3A～图3B是本专利技术实施例提供的显示面板的结构示意图；
[0025]图4A～图4B是仿真结果对比图。
具体实施方式
[0026]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。在本专利技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
[0027]具体地，如图1是现有技术中显示面板的结构示意图及信号变化波形图。以信号线传输的信号为数据信号为例，数据信号由电路板101经覆晶薄膜102、位于扇出区10a内扇出走线传输至位于显示区10b内的数据线，位于显示区10b内的各子像素与数据线电性连接，以根据数据信号进行显示。数据信号在由电路板101传输至子像素的过程中，会受各种因素影响(如空间限制、制程工艺能力本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，具有显示区、扇出区和位于所述显示区和所述扇出区之间的连接区，所述阵列基板包括：多条扇出线，位于所述扇出区内，且所述多条扇出线的电阻不同；多条信号线，位于所述显示区内；多条连接线，位于所述连接区内，电性连接于所述多条扇出线和所述多条信号线之间；以及多条耦合线，位于所述连接区内，且与所述多条连接线异层；其中，在俯视视角下，所述多条连接线和所述多条耦合线部分重叠，且所述连接线和所述耦合线的重叠面积与所述连接线电性连接的所述扇出线的电阻负相关。2.根据权利要求1所述的阵列基板，其特征在于，还包括：多条扫描线，与所述多条耦合线平行；以及多个选通驱动电路，与所述多条扫描线和所述多条耦合线电性连接。3.根据权利要求2所述的阵列基板，其特征在于，所述多条耦合线与所述多条扫描线同层。4.根据权利要求1所述的阵列基板，其特征在于，所述多条扇出线包括第一扇出线和第二扇出线，所述第一扇出线的电阻大于所述第二扇出线的电阻；所述多条信号线包括第一信号线和第二信号线；所述多条连接线包括第一连接线和第二连接线，所述第一连接线电性连接于所述第一信号线和所述第一扇出线之间，所述第二连接线电性连接于所述第二信号线和所述第二扇出线之间；其中，至少一所述耦合线包括电性连接的第一走线部和耦合部，所述第一走线部的宽度小于所述耦合部的宽度；在俯视视角下，所述第一连接线与所述第一走线部部分重叠，所述第二连接线与所述耦合部部分重叠。5.根据权利要求4所述的阵列基板，其特征在于，所述第二连接线包括电性连接的第二走线部和连接部，所述连接部的宽度大于所述第一走线部、所述第二走线部的宽度；其中，在俯视视角下，所述连接部与所述耦合部至少部分重叠。6.根据权利要求4所述的阵列基板，其特征在于，所述第二连接线的长度大于所述第一连接线的长度。7.根据权利要求4所述的阵列基板，其特征...

【专利技术属性】
技术研发人员：万鹏，应见见，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：