一种硅基液晶显示驱动电路的版图结构制造技术

本发明专利技术提供了一种硅基液晶显示驱动电路的部分版图结构包括多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在垂直轴以及水平轴呈轴对称，在最小像素矩阵单元内部采用相邻像素单元共用地，4个像素单元共用电源的布局，极大的减少了pixel的面积，此外相邻的像素矩阵单元也共用一条信号的端口，并通过基本单元的复用从而可以实现高分辨率。单元的复用从而可以实现高分辨率。单元的复用从而可以实现高分辨率。

【技术实现步骤摘要】
一种硅基液晶显示驱动电路的版图结构


[0001]本专利技术属于硅基液晶显示驱动
，具体涉及一种硅基液晶显示驱动电路的版图结构。

技术介绍

[0002]硅基液晶显示驱动电路(LCOS)是硅基液晶芯片核心电路，而像素单元又是芯片中最重要的基本单元。硅基液晶技术通过结合成熟的CMOS工艺和液晶制造技术，为低成本制造高分辨率微型显示器提供了一个有效的思路，所以近年来备受关注。一个硅基液晶整体的电路包括数字驱动电路和模拟电路。数字电路的作用是生成行扫描信号和列数据，并将信号传递给模拟电路。模拟电路又包括显示像素矩阵、电平转换电路、信号缓冲电路、D触发器和温度传感器。
[0003]版图设计由Cadence IC工具实现。版图设计的任务是根据工艺的约束文件(DRC\LVS等)来设计与电路相对应的光刻掩膜图，这个过程是在所有电路功能与性能验证完成后进行的。一个LCOS显示驱动芯片包含约数十万甚至数百万的晶体管，这么庞大数量的晶体管是由基本的模块单元通过复用来实现的。技术人员将版图设计过程分为划分、布图规划、布局、布线等几个阶段来进行。
[0004]布图规划在整个版图的设计中占据着举足轻重的地位，布图规划的依据是：芯片要实现的功能，引脚需求，电源与地的分配等；布局是为了确定模块在芯片上的具体位置，以合理的分配信号线和电源线的空间分配；布线除了要满足模块与模块之间、器件与器件之间的相互连接，还要优化布线以提高电学性能。而在具体的设计过程中则需要考虑模块的摆位、模块的大小、模块数、模块之间的走线等；最后是验证，需要验证的内容分别是电路连接是否有错误、是否违反工艺订制的设计规则、是否存在电学性能上的错误。
[0005]一个LCOS芯片的分辨率大小取决于单片所集成的像素单元(pixel)的数量，片上集成的像素单元越多，LCOS分辨率越大。而在面积很紧张的情况下，想要提高LCOS的分辨率，就必须缩小像素单元的尺寸以集成更多的pixel单元，这样对于pixel模块内部的器件布局、信号的走线的要求极其严苛。另外，一个LCOS芯片的面积很大，无论是电源线还是信号线都要跨过很长的距离，这样会产生很大的IR drop，也就是信号衰减和电源衰减，所以如何通过版图的布局来解决这些问题也是十分重要的。
[0006]现有技术中目前的pixel版图方案基本采用一个像素单元通过单独的电源地端口来供电，用这样的布局会使器件的布局受到限制，以至于使得pixel的面积无法做小。

技术实现思路

[0007]为了解决现有技术中存在的上述问题，本专利技术提供了一种硅基液晶显示驱动电路的版图结构。本专利技术要解决的技术问题通过以下技术方案实现：
[0008]本专利技术提供的一种硅基液晶显示驱动电路的版图结构包括：多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在
垂直轴以及水平轴呈轴对称，分别为左上像素单元201，右上像素单元202，左下像素单元203，右下像素单元204；
[0009]其中，左上像素单元201与右上像素单元202共用接地端GND和第一地址端GATE1，左下像素单元203与右下像素单元204共用接地GND和第二地址端GATE2；4个像素单元共用一个电源端VDD；
[0010]左上像素单元201和左下像素单元203共用第一数据端DATA1上；右上像素单元202和右下像素单元204共用第二数据端DATA2上。
[0011]可选的，所述硅基液晶显示驱动电路的LCOS的最大分辨率为4096*256。所述最小像素矩阵单元为n
×
m个；
[0012]其中，n为最小像素矩阵单元的列数，m为最小像素矩阵单元的行数，n最大值为256，m最大值为4096，所述每个像素单元的尺寸为3μm*4.2μm。
[0013]可选的，相邻行最小像素矩阵单元的接地端GND共用，同一行的最小像素矩阵单元共用地址端GATE，同一列的最小像素矩阵单元共用数据端DATA电源端VDD。
[0014]可选的，每个像素单元由MOS开关M0、M1、M2、M3、M4以及M5构成；
[0015]其中，M0的源端与衬底端连接并接入电源端VDD，M0的栅端与M3的栅端、M5的漏端、M4的漏端、M2的漏端连接，并作为输出端OUT；M0的漏端分别与M4的栅端、M2的栅端、M1的漏端连接；M4的源端与衬底端连接并接入电源端VDD；M3的衬底端与其源端连接并接入接地端GND；M5的衬底端与其源端连接并接入接地端GND；M4的衬底端与其源端连接并接入接地端GND；M2的衬底端与其源端连接并接入接地端GND；M1的源端作为数据端DATA，栅端作为地址端GATA，所述M5的栅端作为复位端RST。
[0016]可选的，在每个所述像素矩阵单元中，所述左上像素单元201中M1的源端与所述左下像素单元203中M1的源端共用；所述左上像素单元201中M1的栅端与所述右上像素单元202中M1的栅端共用；所述右上像素单元202中M1的源端和右下像素单元204中M1的源端共用；所述左上像素单元203中M1的栅端与所述右上像素单元204中M1的栅端共用。
[0017]本专利技术的有益效果：
[0018]本专利技术提供了一种硅基液晶显示驱动电路的部分版图结构包括多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在垂直轴以及水平轴呈轴对称，在最小像素矩阵单元内部采用相邻像素单元共用地，4个像素单元共用电源的布局，极大的减少了pixel的面积，此外相邻的像素矩阵单元也共用一条信号的端口，并通过基本单元的复用从而可以实现高分辨率。
[0019]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0020]图1是本专利技术实施例提供的一种硅基液晶显示驱动电路的部分版图结构示意图；
[0021]图2是本专利技术实施例提供的最小像素矩阵单元的示意图；
[0022]图3是本专利技术实施例提供的版图印刷示意图；
[0023]图4是本专利技术实施例提供的每个最小像素矩阵单元的电路内部示意图。
具体实施方式
[0024]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0025]如图1所示，本专利技术提供的一种硅基液晶显示驱动电路的版图结构包括：多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在垂直轴以及水平轴呈轴对称，分别为左上像素单元201，右上像素单元202，左下像素单元203，右下像素单元204；
[0026]值得说明的是：通过共享电源地，极大的节省了单个像素所占的面积，使得pixel的尺寸可以压缩到3um*4.2um。并且可这样的布局可以使相邻两个pixel的间距为0.2um而又不违反工艺制定的规则。通过单个pixel向X和Y方向的一维延展，可以得到整个的像素单元阵列。
[0027]参考图2，左上像素本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅基液晶显示驱动电路的版图结构，其特征在于，包括：多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在垂直轴以及水平轴呈轴对称，分别为左上像素单元(201)，右上像素单元(202)，左下像素单元(203)，右下像素单元(204)；其中，左上像素单元(201)与右上像素单元(202)共用接地端(GND)和第一地址端(GATE1)，左下像素单元(203)与右下像素单元(204)共用接地(GND)和第二地址端(GATE2)；4个像素单元共用一个电源端(VDD)；左上像素单元(201)和左下像素单元(203)共用第一数据端(DATA1)上；右上像素单元(202)和右下像素单元(204)共用第二数据端(DATA2)上。2.根据权利要求1所述的一种硅基液晶显示驱动电路的版图结构，其特征在于，所述硅基液晶显示驱动电路的LCOS的最大分辨率为4096*256。3.根据权利要求2所述的一种硅基液晶显示驱动电路的版图结构，其特征在于，所述最小像素矩阵单元为n
×
m个；其中，n为最小像素矩阵单元的列数，m为最小像素矩阵单元的行数，n最大值为256，m最大值为4096。4.根据权利要求2所述的一种硅基液晶显示驱动电路的版图结构，其特征在于，所述每个像素单元的尺寸为3μm*4.2μm。5.根据权利要求2所述的一种硅基液晶显示驱动电路的版图结构，其特征在于，相邻行最小像素矩阵单...

【专利技术属性】
技术研发人员：梁宇华，赵天鹄，冯立琛，朱樟明，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：