三维电路结构及其制造方法技术

技术编号:36185299 阅读:20 留言:0更新日期:2022-12-31 20:47
本发明专利技术公开了一种三维电路结构及其制造方法,三维电路结构包括:依次层叠设置的多层基板;一个磁芯柱,至少贯穿所述多层基板的至少两层;至少两个绕组,绕制在所述磁芯柱周围,分别位于所述多层板的不同层;位于顶层基板的上表面和/或底层基板的下表面之上的图案化的焊盘,用以连接电子器件;贯穿基板的导电通孔,用以将不同电子器件的相应电气端子进行电连接,使之具有相同的电位;至少部分所述电子器件设置在所述多层基板的侧面,所述绕组与所述电子器件电连接以形成电路回路,从而可以简化元件布局,减小电路的物理体积。减小电路的物理体积。减小电路的物理体积。

【技术实现步骤摘要】
三维电路结构及其制造方法


[0001]本专利技术涉及集成电路
,具体地,涉及三维电路结构及其制 造方法。

技术介绍

[0002]传统电路布局中,电子器件均布置在一面或相互平行的两面。图1a 所示为一包含两个电容,两个整流管和两个绕组的整流电路,其中,A~D 为电路中的4个节点,S1,S2为上述的两个绕组,跨接在A点与C点 之间的第一电容和跨接在B点和D点之间的第二电容。在传统单面布局 中,大致有两种布局方法:
[0003]如图1b所示,在两柱变压器上做单面布局时的布局方法,此时S1 与S2分别绕制在不同的磁芯上,其中S1上的D电位点通过其它层与 S2上的D电位点相连。此时,可见若将BD(S1)之间连接的输出电容、 DA之间连接的二极管、AC之间连接的电容放置在绕组上方时,BC之 间连接的二极管即需远离绕组布置以避免与其它元件重叠,进一步的, BD之间的电容要远离BC之间的二极管以避免两者重叠。可见这种布局 方法一方面有着较大的回路,另一方面S1与S2的角落也没有布置元件, 面积利用不合理。如图1c所示,为在单柱变压器上做单面布局时的布局 方法,此时S1与S2绕制在同一个柱子的不同层上,其中S1上的D电 位点通过其它层与S2上的D电位点连接。此时,可见若将BD(S1)之间 连接的输出电容、DA之间连接的二极管、AC之间连接的电容以及BC 之间连接的二极管放在绕组上方时,它们均只能放在基板的一个角上(这 一情况与绕组的同名端有关),当这个角的绕组面积不足以摆下所有器件 时,就需要将部分器件远离绕组放置,此时这些器件与绕组之间会形成 较大的回路,从而造成了损耗。

技术实现思路

[0004]鉴于上述问题,本专利技术的目的在于提供一种三维电路结构及其制造 方法,从而可以简化元件布局,减小电路的物理体积;同时,可以减少 传统布局中冗余部分所带来的损耗。
[0005]根据本专利技术的一方面,提供一种三维电路结构,其特征在于,包括: 依次层叠设置的多层基板;一个磁芯柱,至少贯穿所述多层基板的至少 两层;至少两个绕组,绕制在所述磁芯柱周围,分别位于所述多层板的 不同层;位于顶层基板的上表面和/或底层基板的下表面之上的图案化的 焊盘,用以连接电子器件;贯穿基板的导电通孔,用以将不同电子器件 的相应电气端子进行电连接,使之具有相同的电位;至少部分所述电子 器件设置在所述多层基板的侧面,所述绕组与所述电子器件电连接以形 成电路回路。
[0006]优选地,所述磁芯柱位于所述多层板的中心,从所述多层板的顶层 基板穿通至所述多层板的底层基板。
[0007]优选地,至少两个绕组中的一个绕组位于所述多层基板的顶层,一 个绕组位于所述多层基板的底层。
[0008]优选地,还包括导电连接结构,所述导电连接结构为所述多层基板 形成的三维结
构的相邻面连接的通道。
[0009]优选地,所述导电连接结构包括位于不同面的第一主板和至少一个 第一侧板,所述第一主板和所述第一侧板通过一体化固化成型工艺获得。
[0010]优选地,位于所述多层基板侧面的电子器件连接在所述两个导电连 接结构之间。
[0011]优选地,所述导电连接结构通过焊接、插接、压接或电镀等方式与 所述多层基板的两个面进行连接。
[0012]优选地,所述导电连接结构的所述第一主板与所述至少一个第一侧 板之间的弯折区域包括弧形结构和折角结构中的至少一种。
[0013]优选地,所述多层基板的至少两层基板的侧面设置有电极,位于所 述多层基板侧面的电子器件连接在所述电极上。
[0014]优选地,所述多层基板的顶层基板和底层基板的侧面设置有电极, 位于所述多层基板侧面的电子器件连接在所述顶层基板和底层基板的所 述电极上。
[0015]优选地,还包括侧基板,所述侧基板与所述多层基板的顶层和底层 相互连接形成封闭或开放的空间,部分所述电子器件位于在所述侧基板 上。
[0016]优选地,所述顶层基板或底层基板与侧基板一体形成。
[0017]优选地,相邻的至少两个所述侧基板通过一体化固化成型工艺形成。
[0018]根据本专利技术的另一方面,提供一种三维电路结构的制造方法,包括: 层叠设置多层基板,所述多层基板中的至少相邻的两层包括孔;设置一 个磁芯柱贯穿所述孔;在所述多层基板的至少两层上形成导电金属以形 成至少两个绕组,所述绕组绕制在所述磁芯柱周围;在顶层基板的上表 面和/或底层基板的下表面之上形成图案化的焊盘,用以连接电子器件; 形成贯穿基板的导电通孔,用以将不同电子器件的相应电气端子进行电 连接,使之具有相同的电位;以及设置至少部分所述电子器件在所述多 层基板的侧面,所述绕组与所述电子器件电连接以形成电路回路。
[0019]优选地,还包括:所述多层基板的至少两层基板的表面设置有导体 布线。
[0020]优选地,还包括:对多层基板的侧面进行研磨,使多层基板的侧面 露出与导体布线相连接的电极漏出;基于漏出的所述电极形成布线层, 以及在所述布线层上装配电子器件。
[0021]优选地,基于漏出的所述电极形成布线层步骤包括:在漏出的所述 电极上形成一层金属层,以及对所述金属层进行刻蚀以形成所述布线层。
[0022]优选地,还包括:对所述多层基板的顶层单层基板和底层单层基板 的侧面进行研磨,使顶层和底层的单层基板表面设置的导体布线对应的 电极露出;以及在所述电极上装配电子器件。
[0023]优选地,还包括形成导电连接结构,所述导电连接结构为所述多层 基板形成的三维结构的相邻面连接的通道。
[0024]本专利技术提供的三维电路结构,通过将电子器件跨接在多层基板的侧 面,可以简化电子器件的布局,减小电路的物理体积;同时,可以减少 传统布局中冗余部分所带来的损耗。
附图说明
[0025]通过以下参照附图对本专利技术实施例的描述,本专利技术的上述以及其他 目的、特征和优点将更为清楚,在附图中:
[0026]图1a、图1b、图1c示出了现有技术的整流电路和电路布局结构;
[0027]图2a、图2b示出了根据本专利技术实施例一的三维电路结构的示意图;
[0028]图3a、图3b示出了根据本专利技术实施例二的三维电路结构的示意图;
[0029]图4示出了根据本专利技术的第一种电子器件设置在所述三维电路结构 的侧面的结构示意图;
[0030]图5a、图5b、图5c示出了根据本专利技术的导电连接结构一种载体模 具的结构示意图;
[0031]图6a、图6b示出了根据本专利技术的导电连接结构的另一种载体模具 和导电连接结构的结构示意图;
[0032]图7示出了根据本专利技术第二种电子器件设置在所述三维电路结构的 侧面的结构示意图;
[0033]图8示出了根据本专利技术的三维基板的一种载体模具结构示意图;
[0034]图9a、图9b示出了根据本专利技术的三维基板的第二种载体模具结构 示意图;
[0035]图10示出了根据本专利技术的三维基板的第三种载体模具本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种三维电路结构,其特征在于,包括:依次层叠设置的多层基板;一个磁芯柱,至少贯穿所述多层基板的至少两层;至少两个绕组,绕制在所述磁芯柱周围,分别位于所述多层板的不同层;位于顶层基板的上表面和/或底层基板的下表面之上的图案化的焊盘,用以连接电子器件;贯穿基板的导电通孔,用以将不同电子器件的相应电气端子进行电连接,使之具有相同的电位;以及至少部分所述电子器件设置在所述多层基板的侧面,所述绕组与所述电子器件电连接以形成电路回路。2.根据权利要求1所述的三维电路结构,其特征在于,所述磁芯柱位于所述多层板的中心,从所述多层板的顶层基板穿通至所述多层板的底层基板。3.根据权利要求1所述的三维电路结构,其特征在于,至少两个绕组中的一个绕组位于所述多层基板的顶层,一个绕组位于所述多层基板的底层。4.根据权利要求1所述的三维电路结构,其特征在于,还包括导电连接结构,所述导电连接结构为所述多层基板形成的三维结构的相邻面连接的通道。5.根据权利要求4所述的三维电路结构,其特征在于,所述导电连接结构包括位于不同面的第一主板和至少一个第一侧板,所述第一主板和所述第一侧板通过一体化固化成型工艺获得。6.根据权利要求5所述的三维电路结构,其特征在于,位于所述多层基板侧面的电子器件连接在所述两个导电连接结构之间。7.根据权利要求4所述的三维电路结构,其特征在于,所述导电连接结构通过焊接、插接、压接或电镀等方式与所述多层基板的两个面进行连接。8.根据权利要求5所述的三维电路结构,其特征在于,所述导电连接结构的所述第一主板与所述至少一个第一侧板之间的弯折区域包括弧形结构和折角结构中的至少一种。9.根据权利要求1所述的三维电路结构,其特征在于,所述多层基板的至少两层基板的侧面设置有电极,位于所述多层基板侧面的电子器件连接在所述电极上。10.根据权利要求1所述的三维电路结构,其特征在于,所述多层基板的顶层基板和底层基板的侧面设置有电极,位于所述多层基板侧面的电子器件连接在所述顶层基板和底层基...

【专利技术属性】
技术研发人员:范高齐雨陈威
申请(专利权)人:矽力杰半导体技术杭州有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1