像素传感器列放大器结构制造技术

一个像素列放大器结构，从一个像素传感器阵列（２８）得到一个噪声降低的差分图像信号（１１８）。像素列放大器结构包括第一双采样（ＤＳ）电路（２３０）和与第一ＤＳ电路（２３０）具有同样结构的第二ＤＳ电路（２４０）。一个包含了在衬底上产生的各噪声分量（７４）的图像信号（３８）耦合到第一ＤＳ电路（２３０）。一个保持在复位状态的参考图像信号（１０２），代表着图像信号的噪声分量，耦合到第二ＤＳ电路（２４０）。另外，将一个参考电压源（８８）耦合到第一ＤＳ（２３０）和第二ＤＳ（２４０）电路的参考输入端。第一ＤＳ电路（２３０）给出差分图像信号（１１８）的第一部分（１２０），第二ＤＳ电路（２４０）给出差分图像信号（１１８）的第二部分（１２２）。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及固体成像器件，更特殊地，涉及一个有源像素传感器列放大器结构，其中固定栅格噪声和其它噪声源可以从固体成像器件上的一组像素产生的图象信号中去除。过去的电子照相机采用电荷耦合器件(CCD)成像器将光学图像转换成相应的电子信号。一个典型的CCD成像器包括一个光学格点的矩阵(一个阵列)，它能收集形成与入射到光学格点的光辐射直接成比例的电荷包的自由电子。因此，当一个图像聚焦到阵列的表面时，阵列的每个光学格点处的电荷包分别与整个图像的一个像点或像素相对应。产生的光学格点电荷包以并行的方式传送到一个CCD移位寄存器，然后串行传输做为CCD图像的输出信号。CCD成像器的输出信号是一串电子信号，其幅度代表单帧图像每个像素的图像的光强。连续地重复该过程以产生输出信号，相应于每秒几帧图像。于是，每帧图像所产生的输出信号中都包含着与每个光学格点的探测光强有关的信息。典型的CCD成像器的一个缺点是，要求在大约1-2厘米的距离上通过半导体材料近乎完美地传输电荷。因此，这种需要相当大功率的CCD成像器很难做成大尺寸的阵列，也很难与集成电路上的互补金属氧化物半导体(CMOS)集成在一起。困难在于标准的CCD工艺与CMOS工艺不兼容，而成像器所要求的成像器信号处理电路最好做在CMOS中。因此，在照相机设备中，有源像素传感器(APS)做为CCD成像器的替代物已经越来越流行了。APS在阵列的每个像素光学格点处采用一个或多个集成的晶体管。光学格点处的晶体管缓冲一个与光学格点产生的电荷包相应的光信号并驱动一个输出信号线，避免了CCD成像器的必须将信号顺序移位输出的缺点。但是，典型的APS阵列对每一帧(代表阵列的一行图像数据)还产生包含着代表每个光学格点处的探测光强信息的输出信号。存储和缓冲一个APS阵列中一行像素的输出的传统方法(见美国专利代号5，471，515)是用两个电容器分别存储图像信号(在曝光时间内积分)和一个复位电平。两个电容器连接在某个参考点(例如地(GND))和一对源极跟随放大器的栅极之间。然后两个源极跟随器的输出将提供一个与积分光强成正比的准相关、双采样差分图像信号。该信号可进一步缓冲、放大或数字化。然而，这种传统的方法有一些问题。一个问题是由固定图形噪声(FPN)引起的非均匀背景图像。这种FPN噪声表现为在空白显示器上随机出现的条纹。这种效应是由于工艺造成的不匹配，因为在原理上相同的一对源极跟随放大器，可能具有不同的偏置电压，导致输出的差分信号具有一个随机的偏置(对每一列而言)。这种噪声很不利，因为它是APS阵列的设计和生产中所固有的，因此各个部分的噪声有所不同。如果不附加复杂的电路就不能将其去掉而这将占用宝贵的集成电路资源，这样将增加一个集成图像传感器的成本。第二个问题是与用户不断增长的对高质量图像的要求相比，由APS阵列得到的图像分辨率不够高。这种影响是由于源极跟随放大器的增益小于1，这样就降低了信号的灵敏度，以及可能的信噪比(S/N)。这样，任何在电压跟随器之后附加的噪声相对于实际的图像看起来都要变大。这种影响在光强较低的情况下特别要注意。大多数使用过视频照相机的人都熟悉这个问题。用户不希望使用闪光灯或照相灯，由于它们的成本、功率要求、令人讨厌，以及通常安装的不灵便性。因此，需要降低噪声和/或增强APS阵列上的图像信号。第三个问题对特定的图像有时要注意，就是画面出现畸变。这种畸变是由于源极跟随放大器设计所固有的非线性。因为源极跟随放大器中没有反馈，所以这种非线性无法纠正。用户要求照相机总能给出一个清晰的没有畸变的图像，以准确保存那些他们希望保留的珍贵记忆。第四个问题不那么严重，就是有些APS阵列即使在照明很好的条件下，给出的图像有雪花噪声。由于源极跟随放大器的功耗较大，因此当APS阵列的特定列没有被读取时就将其断掉，这种噪声情况将会出现。当接通源极跟随放大器对某一列进行采样时，开关电路产生的多余电荷将在信号中引入这种噪声。引入这种噪声的另一个途径是耦合到图像信号中的每个源极跟随放大器的共模噪声(来自电源、衬底，或其它开关电路)。由于共模噪声的频率通常与APS阵列对图像的采样速率无关，所以该噪声往往随机出现，因此对用户表现为雪花状。同样，用户要求无缺陷的图像，通常不能忍受这种噪声。已经尝试了一些措施来解决这些噪声问题，通过采用一个遮光的列做为参考噪声源，将其从对光进行积分的阵列中的其它光电管减掉。但是，由IC工艺的缺陷引起的，在参考列光学格点和成像列光学格点之间的，从光电管到衬底的漏电流的任何差别将给固定图形噪声(FPN)带来一个附加的噪声源，这正是这些措施要消除的。一些采用无源像素格点(在光学格点10处没有缓冲或增益晶体管)的措施在列放大器中采用一个复数运算跨导放大器来减轻与传统的电压跟随放大器有关的问题。但是，除了复杂性及所要求的大量IC资源，由于生产工艺的变化，整个IC的放大器增益不一致，而又增加了一个新的FPN噪声源。加速数字照相市场所需要的是一种创新的方法，它在去掉图像信号中的噪声源的同时不附加大量成本和生产难度，从而为普通用户提供专业效果。一个像素列放大器结构，从一个像素传感器阵列得到一个噪声降低的差分图像信号。像素列放大器结构包括一个第一双采样(DS)电路和一个与第一DS电路具有同样结构的第二DS电路。一个包含了在衬底上产生的各噪声分量的组合的图像信号耦合到第一DS电路。一个保持在复位状态的参考图像信号，代表着图像信号的噪声分量，耦合到第二DS电路。另外，将一个参考电压源耦合到第一DS和第二DS电路的参考输入端。第一DS电路给出差分图像信号的第一部分，第二DS电路给出差分图像信号的第二部分。附图说明图1示出本专利技术优选实施例的简单方块图。图1A给出了本专利技术优选实施例所采用的有源像素传感器光学格点。图1B示出了本专利技术优选实施例所采用的图像信号的运算范围。图2示出了现有技术的列放大器，包括用来降低低频分量噪声源的双采样电路。图3A示出了一个有源像素传感器阵列的方块图，它采用了如优选实施例中的参考列，以及附加的接口和控制模块。图3B示出了另一个方块图，它采用了多个参考列以加快读出速率。图4给出了本专利技术优选实施例所采用的列放大器和参考列放大器的设计原理图。图5示出了本专利技术优选实施例中附加的噪声分量以及引入的地点。图6示出了本专利技术优选实施例用来控制有源像素传感器光学格点和列及参考放大器的时序。图7示出了采用图5中给出的电路的列放大器和参考放大器的功能方块图。在图1中，本专利技术优选实施例产生一个等效差分图像信号118并能抑制许多引入到有源像素传感器格点(APS)10产生的图像信号上的外部噪声分量源。优选实施例在一个有源像素传感器阵列280上加上至少一个附加的像素列(以下称为参考列102)。该参考列102用来产生差分图像信号118的一半，该信号包括第一部分120和第二部分122。参考列像素12与阵列中的其它像素相同，只是它们采用行解码器210给出的不同复位信号。做为一种选择，为了防止光照射到参考列像素12上可以对其进行光学掩蔽，以进一步抑制噪声的引入。对于给定行的参考像素12，在没有被读取时，将保持在复位状态，这样就不对光进行积分。当参考像素12被选中时，该像素被选择离开复位状态，参考列放本文档来自技高网...

【技术保护点】
一种产生降低噪声的差分图像信号（１１８）的像素列放大器结构，包括： 一个第一双采样（ＤＳ）电路（２３０）和一个第二ＤＳ电路（２４０），上述第二ＤＳ电路（２４０）与上述第一ＤＳ电路（２３０）具有基本一样的结构，每个ＤＳ电路有一个输入端，输出端和一个参考输入端， 上述第一ＤＳ电路（２３０）的上述输入端与一个图像信号（３８）相连，该图像信号（３８）带有一组噪声分量（７４），上述第一ＤＳ电路（２３０）的上述输出端输出降低噪声的差分图像信号（１１８）的第一部分（１２０）， 上述第二ＤＳ电路（２４０）的上述输入端与一个保持在复位状态的参考图像信号（１０２）耦合，该参考图像信号（１０２）与上述图像信号（３９）一样带有一组噪声分量（１０４），上述第二ＤＳ电路（２４０）的上述输出端输出降低噪声的差分图像信号（１１８）的第二部分（１２２）； 和一个与上述第一ＤＳ电路（２３０）的上述参考输入端和上述第二ＤＳ电路（２４０）的上述参考输入端相连的参考电压源（８８）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：MM伯尔格，CE穆尔，
申请(专利权)人：艾加伦特技术公司，
类型：发明
国别省市：US[美国]