一种位错仿真方法及装置、可读存储介质、终端，方法包括：形成仿真半导体器件，所述仿真半导体器件包含半导体衬底和位于所述半导体衬底表面的器件结构；采用预设的离子注入参数，对所述仿真半导体器件中所述器件结构两侧的半导体衬底进行离子注入仿真，并确定所述半导体衬底内的非晶化损伤分布；根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域；采用预设的应力薄膜沉积参数，对所述仿真半导体器件的表面进行沉积仿真，并确定所述半导体衬底内的压强分布；基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果。本发明专利技术可以提高判断位错的客观性和准确性。观性和准确性。观性和准确性。
【技术实现步骤摘要】
位错仿真方法及装置、可读存储介质、终端
[0001]本专利技术涉及半导体仿真
，尤其涉及一种位错仿真方法及装置、可读存储介质、终端。
技术介绍
[0002]随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大半导体器件的驱动电流，提高器件的性能。
[0003]现有半导体器件制作工艺中，由于应力可以改变硅材料的能带结构和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。
[0004]在一种现有技术中，可以在半导体器件的表面形成应力薄膜（又称为应力层），或者在半导体器件内嵌入应力材料，从而提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，有助于提高驱动电流，进而提高半导体器件的性能。其中，应力记忆技术(Stress Memorization Technique)通过离子注入非晶化、淀积应力薄膜、高温退火再结晶、去除应力薄膜等工序实现沟道中应力的施加和保持，通常在沟道两端形成位错。
[0005]在现有技术中，通常由技术人员根据经验判断发生位错的位置，导致准确性不足，改进效果受限。
技术实现思路
[0006]本专利技术解决的技术问题是提供一种位错仿真方法及装置、可读存储介质、终端，可以提高判断位错的客观性和准确性。
[0007]为解决上述技术问题，本专利技术实施例提供一种位错仿真方法，包括：形成仿真半导体器件，所述仿真半导体器件包含半导体衬底和位于所述半导体衬底表面的器件结构；采用预设的离子注入参数，对所述仿真半导体器件中所述器件结构两侧的半导体衬底进行离子注入仿真，并确定所述半导体衬底内的非晶化损伤分布；根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域；采用预设的应力薄膜沉积参数，对所述仿真半导体器件的表面进行沉积仿真，并确定所述半导体衬底内的压强分布；基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果。
[0008]可选的，所述的位错仿真方法还包括：以所述位错仿真结果作为仿真应力源，对所述半导体衬底施加应力，并确定所述半导体衬底内的应力分布。
[0009]可选的，确定所述半导体衬底内的应力分布，包括：采用TCAD仿真工具，确定所述半导体衬底内的应力分布。
[0010]可选的，根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域，包括：确定非晶化损伤值大于所述预设非晶化阈值的点，以作为所述非晶化区域；其中，所述预设非晶化阈值是根据所述半导体衬底的材料确定的。
[0011]可选的，所述仿真半导体器件为NMOS器件，所述器件结构包含栅极结构；对所述仿真半导体器件的表面进行沉积仿真后得到的应力薄膜覆盖所述栅极结构以及所述半导体
衬底。
[0012]可选的，所述预设的应力薄膜沉积参数满足以下一项或多项：采用所述应力薄膜沉积参数形成的应力薄膜为张应力薄膜；所述应力薄膜沉积参数包含所述应力薄膜的沉积厚度；所述应力薄膜的材料选自：氮化硅、氮氧化硅以及二氧化硅。
[0013]可选的，基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果，包括：在所述半导体衬底的表面确定压强梯度最大的点，然后以所述压强梯度最大的点作为起点，采用预设晶向作为延伸方向，根据所述非晶化区域的大小确定终点，以得到所述半导体衬底内的位错仿真线段。
[0014]可选的，以所述压强梯度最大的点作为起点，采用预设晶向作为延伸方向，根据所述非晶化区域的大小确定终点，包括：基于X方向以及Y方向，构建非晶化矩形窗口，所述非晶化矩形窗口包含所述非晶化区域；以所述压强梯度最大的点作为起点，采用预设晶向作为延伸方向，确定延伸线与所述非晶化矩形窗口的交点，作为所述终点；其中，所述X方向与Y方向中的一个平行于所述仿真半导体器件的衬底沟道方向，所述X方向与Y方向中的另一个垂直于所述半导体衬底。
[0015]可选的，在所述半导体衬底的表面确定压强梯度最大的点，包括：如果在所述半导体衬底的表面存在多个点的压强梯度相等且最大，则确定压强梯度最大的各个点的非晶化损伤值；采用非晶化损伤值最大的点作为所述压强梯度最大的点。
[0016]可选的，确定所述半导体衬底内的非晶化损伤分布，包括：采用TCAD仿真工具，确定所述半导体衬底内的非晶化损伤分布。
[0017]可选的，确定所述半导体衬底内的压强分布，包括：采用TCAD仿真工具，确定所述半导体衬底内的压强分布。
[0018]为解决上述技术问题，本专利技术实施例提供一种位错仿真装置，包括：器件结构仿真模块，用于形成仿真半导体器件，所述仿真半导体器件包含半导体衬底和位于所述半导体衬底表面的器件结构；离子注入仿真模块，用于采用预设的离子注入参数，对所述仿真半导体器件中所述器件结构两侧的半导体衬底进行离子注入仿真，并确定所述半导体衬底内的非晶化损伤分布；非晶化区域确定模块，用于根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域；压强分布确定模块，用于采用预设的应力薄膜沉积参数，对所述仿真半导体器件的表面进行沉积仿真，并确定所述半导体衬底内的压强分布；位错仿真结果确定模块，用于基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果。
[0019]为解决上述技术问题，本专利技术实施例提供一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时执行上述位错仿真方法的步骤。
[0020]为解决上述技术问题，本专利技术实施例提供一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述位错仿真方法的步骤。
[0021]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例中，通过形成仿真半导体器件，进行离子注入仿真，并确定所述半导体衬底内的非晶化损伤分布，然后根据非晶化损伤分布确定非晶化区域，并且进行沉积仿真，并确定所述半导体衬底内的压强分布，然后根据压强分布以及所述非晶化区域，确定
所述半导体衬底内的位错仿真结果。采用上述方案，可以对仿真半导体器件进行离子注入仿真和沉积仿真，得到与实际流片工艺相近的模拟工艺器件，然后通过对模拟工艺器件中的非晶化损伤情况和压强情况进行分析，确定大量位置点的非晶化损伤值和压强值，进而根据大量数据确定位错仿真结果，相比于现有技术中由技术人员根据经验判断发生位错的位置，采用本专利技术实施例中的技术方案，可以基于仿真模型和大量非晶化损伤值和压强值判断位错情况，更具客观性和准确性，有助于提高后续器件改进的有效性。
[0022]进一步，所述位错仿真方法还包括：以所述位错仿真结果作为仿真应力源，对所述半导体衬底施加应力，并确定所述半导体衬底内的应力分布，从而可以向用户显示应力分布，使用户直观确定应力薄膜带来的位错对仿真半导体器件的影响，可以对预设的离子注入参数、栅极结构的高度和侧墙的宽度进行调整，例如为增强沟道区域的应力，可以增加离子注入的能量、剂量、减小侧墙本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种位错仿真方法，其特征在于，包括：形成仿真半导体器件，所述仿真半导体器件包含半导体衬底和位于所述半导体衬底表面的器件结构；采用预设的离子注入参数，对所述仿真半导体器件中所述器件结构两侧的半导体衬底进行离子注入仿真，并确定所述半导体衬底内的非晶化损伤分布；根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域；采用预设的应力薄膜沉积参数，对所述仿真半导体器件的表面进行沉积仿真，并确定所述半导体衬底内的压强分布；基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果。2.根据权利要求1所述的位错仿真方法，其特征在于，还包括：以所述位错仿真结果作为仿真应力源，对所述半导体衬底施加应力，并确定所述半导体衬底内的应力分布。3.根据权利要求2所述的位错仿真方法，其特征在于，确定所述半导体衬底内的应力分布，包括：采用TCAD仿真工具，确定所述半导体衬底内的应力分布。4.根据权利要求1所述的位错仿真方法，其特征在于，根据所述非晶化损伤分布与预设非晶化阈值的比较结果，确定非晶化区域，包括：确定非晶化损伤值大于所述预设非晶化阈值的点，以作为所述非晶化区域；其中，所述预设非晶化阈值是根据所述半导体衬底的材料确定的。5.根据权利要求1所述的位错仿真方法，其特征在于，所述仿真半导体器件为NMOS器件，所述器件结构包含栅极结构；对所述仿真半导体器件的表面进行沉积仿真后得到的应力薄膜覆盖所述栅极结构以及所述半导体衬底。6.根据权利要求5所述的位错仿真方法，其特征在于，所述预设的应力薄膜沉积参数满足以下一项或多项：采用所述应力薄膜沉积参数形成的应力薄膜为张应力薄膜；所述应力薄膜沉积参数包含所述应力薄膜的沉积厚度；所述应力薄膜的材料选自：氮化硅、氮氧化硅以及二氧化硅。7.根据权利要求1所述的位错仿真方法，其特征在于，基于所述压强分布以及所述非晶化区域，确定所述半导体衬底内的位错仿真结果，包括：在所述半导体衬底的表面确定压强梯度最大的点，然后以所述压强梯度最大的点作为起点，采用预设晶向作为延伸方向，根据所述非晶化区域的大小确定终点，以得到所述半导体衬底内的位错仿真线段。8.根据权利要求7所述的位错仿真方法，其特征在于，以所述压强梯度最大的点作为起点，采用预...
【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：全芯智造技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。