用于向分级运动估计器提供最佳数据的装置及其方法制造方法及图纸

一种向分级运动估计器提供最佳数据的装置及其方法。该装置包括存储当前和先前帧图象数据的ＳＤＲＡＭ、存储当前和先前宏块图象数据的ＳＲＡＭ、和生成运动向量和绝对差之和（ＳＡＤ）的运动估计器。包括运动向量和ＳＡＤ的预定位长度的数据被转换为由ＳＲＡＭ形成的确定位数长度的数据，并存储在ＳＤＲＡＭ中。ＳＤＲＡＭ中的数据以预定脉冲串长度为单位读取。通过仅存储上层图象块的大小，向运动估计器提供最佳数据，使存储器的尺寸最小。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于运动估计的数据提供装置和方法，特另涉及用于向分级运动估计器提供最佳数据的装置和方法。一般地，图象通信系统，如数字电视的运动图象存储装置、运动图象电话会议、或图象电话，发送和接收很多包括实时运动图象的多媒体信息。图象通信系统中的多媒体信息变得复杂，但传送这些信息的通信网络并没有跟上多媒体信息的变化。特别地，运动图象构成很大比例的多媒体信息，而这需要压缩技术。压缩技术的基本思路是消除视频序列中空间和时间上的冗余码。运动补偿预测编码代表一种从多媒体信息中消除冗余的方法。在运动补偿预测码中，从时间轴观测的图象的运动可通过搜索先前帧(t-1)与当前帧(t)之间的匹配块的位置来进行估计。在现有技术中，全搜索(fullsearch)和分级搜索(hierarchical search)已被推荐为运动估计算法。全搜索需要很大的计算量，并必须有存储器(例如，静态随机存取存储器(SRAM)或同步动态随机存取存储器(SDRAM))，用于存储当前图象的宏块和对应于先前图象的搜索区域的宏块。分级搜索也必须包括可用于全搜索的存储图象的存储器，只是计算量大大地减少了。这样，用于操作传统的运动估计量算法的硬件需要一个大的图象存储器，而只是用于运动估计器，这样增加了芯片的面积。为解决上述问题，本专利技术的一个目的是提供只存储上层图象块的大小，而不是整个帧，并为运动估计器提供最佳数据的装置及其方法。为达到上述目的，本专利技术提供了一个数据提供装置，包括判定存储器用途的判定器；存储当前及先前帧的图象数据的SDRAM；存储当前及先前帧的宏块图象数据的SRAM；及产生运动向量和绝对差之和(SAD)的运动估计器，此装置包括SDRAM地址生成器，用于以宏块为单位，读取存储在SDRAM中的当前和先前帧的图象数据，并在SRAM中存储读取的图象数据，及从SRAM向SDRAM写从运动估计器以宏块为单位产生的运动向量和SAD；FIFO模块单元，用于从SDRAM以脉冲串(burst)为单位读取帧图象数据并在SRAM存储所读取的数据，并从SRAM向SDRAM以脉冲串为单位传送运动向量和SAD；以及SRAM地址生成器，用于根据按照分级搜索电平从SRAM读取当前和先前帧的宏块图象数据中的数据，将读取的图象数据写入运动估计器的内部寄存器，并将运动向量和SAD从运动估计器写入SRAM。通过参照附图以及优选实施例的详细说明，将会更清楚地理解本专利技术的上述目的和优点，附图中附图说明图1为按照本专利技术，用于分级运动估计器的最佳数据提供装置的方框图；图2为图1中SDRAM读单元210的详细图；图3为图2中SDRAM读单元210的时序图；图4为图1中SDRAM写单元280的详细图；图5为图4中SDRAM写单元280的时序图；图6为图1中ME_FIFO单元250的详细图；图7为图1中MV_FIFO单元270的详细图；图8为图1中SDRAM读单元230的详细图；以及图9为图1中MV_FIFO写单元294的详细图。参考图1，按照本专利技术的存储器数据提供装置包括判定器110；用于存储当前帧图象和先前帧图象的SDRAM 120；用于存储当前宏块图象数据和先前宏块图象数据的SRAM 140；用于产生运动向量(MV)和绝对差之和(SAD)的运动估计器(ME)130；及安装于判定器110、SDRAM 120、ME 130和SRAM 140之间用于收发进行运动估计所需要的数据的数据提供单元200。数据提供单元200包括与寄存器堆单元240对应的数据设定模块；具有SDRAM读单元210和SDRAM写单元280的SDRAM地址发生器模块；具有ME_FIFO单元250和MV_FIFO单元270的FIFO模块；具有SRAM写单元220、SRAM读单元230、MV_SRAM读单元290和MV_SRAM写单元294的SRAM地址发生器模块；以及对应于16-8位转换器260的位转换模块。数据提供单元200向运动估计器130提供8位数据DO_8用于运动估计，将包括由ME 130产生的一个运动向量、一个最终SAD和四个中间SAD值在内的总共16位数据转换为3个32位数据DO_32，使运动校正器(未示出)和主机读出脉冲串长度为3的数据，并将32位数据存储在SDRAM 120中。图1的数据提供装置将参考图2至9所示的模块来描述。寄存器堆单元240为初始数据设定模块，具有提供运动估计的数据所需要的初始地址偏置值和命令，此命令和偏置值由主机设定。在寄存器堆单元240中，期望的启始偏置值或命令由通过32位数据总线D1 32从SDRAM 120接收的数据和从判定器110接收的数据允许或禁止。SDRAM地址生成模块(210和280)基本上根据脉冲串长度、CIF/QCIF和数据宽度生成SDRAM 120的读/写地址，并与由控制模块(未示出)输出的数据请求信号DATA_REQ、脉冲串长度数据BURST_LENGTH和读/写信号NRW同步地向判定器110输出读/写地址。另外，SDRAM地址生成模块(210和280)以宏块为单位读取存储在SDRAM 120中的当前帧图象信息和先前帧图象信息。这里，SDRAM 120的数据宽度为32位，SRAM 140的数据宽度为16位，由运动估计器130处理的像素数据宽度为8位。因此，为了从SDRAM120读取16×6像素数据，SDRAM地址生成模块(210和280)实际上只需要32位数据，是宏像素(macro pixels)全部数量的四分之一。当读取脉冲串长度为4的32位数据时，SDRAM地址生成模块(210和280)实际上仅满足16位地址。SDRAM地址生成模块(210和280)读取当前16×6宏数据，然后读取存储在SDRAM 120中的图象帧之中的48×8先前图象数据。这个过程连续操作的次数等于操作单元的数量。当在一个图象帧的操作结束时，新的当前/先前地址启始偏置从主机接收到，并开始一个新的帧的操作。参考图2，SDRAM读单元210接收复位信号RESET、时钟信号CLK、允许信号ENABLE、偏置更新信号OFFSET_UPDATE、格式分类信号ME_CIF、第一地址启始偏置值ME_PRE_SDRAM_START、和第二地址启始偏置值ME_CURR_SDRAM_START，并产生SDRAM读地址。并且，SDRAM读单元210以宏块为单位连续读取存储在SDRAM 140中的当前帧数据和先前帧数据，其次数等于操作单元的数量。更具体地说，SDRAM读单元接收用于设定初始地址的先前/当前地址启始偏置值ME_PRE_SDRAM_START/ME_CURR_SDRAM_START，和用于分类CIF/QCIF的格式分类信号ME_CIF。为了防止地址偏置值在复位后被设定在寄存器中，在接收允许信号ENABLE前，接收一个用于装载地址启始偏置值ME_PRE_SDRAM_START或ME_CURR_SDRAM_START的偏置更新信号OFFSET_UPDATE。如图3的时序图所示，SDRAM 120的地址SDRAM_ADDR和数据DATA_32将考虑到几个不同信号的时序而施加到判定器110，这几个信号为时钟信号CLK、读/写控制信号NRW、数据请求信号DATA_REQ、脉冲串长度数据BURST_L本文档来自技高网...

【技术保护点】
一种数据提供装置，包括： 动态存储单元和静态存储单元，均用于存储图象数据； 运动估计器，用于通过所述动态存储单元和所述静态存储单元生成运动向量和绝对差之和（ＳＡＤ）；以及 数据提供单元，用于提供所述运动估计器需要的数据， 其中所述数据提供单元包括： 第一地址生成器，用于以宏块为单位读取存储在所述动态存储单元中的图象数据，将所述读取的图象数据存储在所述静态存储单元中，以宏块为单位从所述运动估计器向所述动态存储单元写入生成的运动向量和ＳＡＤ； ＦＩＦＯ模块单元，用于向所述静态存储单元，以脉冲串为单位，存储由所述第一地址生成器读取的所述动态存储单元的图象数据，并以脉冲串为单位向所述动态存储单元传送所述运动向量和所述ＳＡＤ；以及 第二地址生成器，用于通过所述ＦＩＦＯ单元，按照分级电平，以宏块为单位读取存储在所述动态存储单元的图象数据之中的数据，将所述读取的图象数据写入所述运动估计器的内部寄存器，并将所述运动向量和所述ＳＡＤ从所述运动估计器写入所述静态存储单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑依哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]