本申请公开了一种高速跳频抗干扰方法、装置及存储介质，涉及数据链抗干扰技术领域，解决了现有解决了现有技术中传输链路容易受到干扰，且容易被截获的问题；该方法包括：对信号进行Turbo编码器编码后进行交织；计算交织后信号的自相关值和互相关值，并根据自相关值和互相关值计算信噪比；将信噪比与阈值比较进行干扰识别，对干扰信号进行置零删除；对信号进行解交织，并进行Turbo迭代译码；实现了加快通信速度，减少信号的存在时间，使得信号被检测到的概率大大降低，更加不容易被干扰。更加不容易被干扰。更加不容易被干扰。
【技术实现步骤摘要】
高速跳频抗干扰方法、装置及存储介质
[0001]本申请涉及数据链抗干扰
，尤其涉及一种高速跳频抗干扰方法、装置及存储介质。
技术介绍
[0002]跳频通信技术是收发双方传输信号的载波频率按照跳频团进行离散变化的一种通信传输方式，是最常用的扩频方式之一。一般来说，采用跳频通信技术是为了确保通信的保密性和抗干扰性，跳频通信相比于定频技术更加隐秘，信息更难被截获。只要对方不清楚载频变化的规律就很难截获，此外跳频通信过程中即使有一部分频点被干扰，系统仍旧能够在其他未被干扰的频点上进行正常的通信，因此跳频通信具有抗干扰能力强、频谱利用率高、抗衰落能力强等优点。
[0003]基于目前干扰识别及消除技术的特点，常见的跳频通信系统中的干扰类型主要有单音干扰、窄带干扰、宽带干扰等，因此干扰识别及消除技术需有效应对以上干扰。目前常见的抗干扰技术主要有跳时通信、猝发通信等，跳时通信将时间码分为许多时隙，再用扩频码对发送信号的时隙进行控制，使得信号在分好的时间片段上进行跳动，一般来说信号在空间中暴露的时间越长，被截获和干扰的概率就越高。通信猝发技术通过加快通信速度，减少信号存在的时间，使得信号被检测到的概率大大降低，从而增加被干扰的难度。
技术实现思路
[0004]本申请实施例通过提供一种高速跳频抗干扰方法、装置及存储介质，解决了现有技术中传输链路容易受到干扰，且容易被截获的问题，实现了加快通信速度，减少信号的存在时间，使得信号被检测到的概率大大降低，更加不容易被干扰。
[0005]第一方面，本专利技术实施例提供了一种高速跳频抗干扰方法，该方法包括：对信号进行Turbo编码器编码后进行交织；计算交织后信号的自相关值和互相关值，并根据所述自相关值和所述互相关值计算信噪比；将所述信噪比与阈值比较进行干扰识别，对干扰信号进行置零删除；对信号进行解交织，并进行Turbo迭代译码。
[0006]结合第一方面，在一种可能的实现方式中，所述对信号进行Turbo编码器编码后进行交织，包括：所述Turbo编码器中由两个分量编码器、一个交织器、一个删余器和一个串并转换单元组成。
[0007]结合第一方面，在一种可能的实现方式中，所述对信号进行Turbo编码器编码后进行交织，包括：对所述信号进行串并变换，确定变换后的信号；将整帧的所述变换后的信号进行数据流按打孔表和既定码率进行速率匹配。
[0008]结合第一方面，在一种可能的实现方式中，所述计算交织后信号的自相关值和互
相关值，并根据所述自相关值和所述互相关值计算信噪比，包括：计算所述自相关值，；计算所述互相关值，；计算本地序列的自相关值，；其中，表示接收信号，为本地序列，为序列长度，为取共轭运算；计算所述信噪比，。
[0009]结合第一方面，在一种可能的实现方式中，所述将所述信噪比与阈值比较进行干扰识别，包括：大于所述阈值判断为正常信号，小于所述阈值判断为干扰信号。
[0010]第二方面，本专利技术实施例提供了一种高速跳频抗干扰装置，该装置包括：信号处理模块，用于对信号进行Turbo编码器编码后进行交织；计算模块，用于计算交织后信号的自相关值和互相关值，并根据所述自相关值和所述互相关值计算信噪比；信号识别模块，用于将所述信噪比与阈值比较进行干扰识别，对干扰信号进行置零删除；信号恢复模块，用于对信号进行解交织，并进行Turbo迭代译码。
[0011]结合第二方面，在一种可能的实现方式中，所述信号处理模块，用于所述Turbo编码器中由两个分量编码器、一个交织器、一个删余器和一个串并转换单元组成。
[0012]结合第二方面，在一种可能的实现方式中，所述信号处理模块，用于对所述信号进行串并变换，确定变换后的信号；将整帧的所述变换后的信号进行数据流按打孔表和既定码率进行速率匹配。
[0013]结合第二方面，在一种可能的实现方式中，所述计算模块，用于:计算所述自相关值， ；计算所述互相关值，；
计算本地序列的自相关值，；其中，表示接收信号，为本地序列，为序列长度，为取共轭运算；计算所述信噪比，。
[0014]结合第二方面，在一种可能的实现方式中，所述信号识别模块，用于判断大于所述阈值判断为正常信号，小于所述阈值判断为干扰信号。
[0015]第三方面，本专利技术实施例提供了一种高速跳频抗干扰服务器，包括存储器和处理器；所述存储器用于存储计算机可执行指令；所述处理器用于执行所述计算机可执行指令，以实现权利要求高速跳频抗干扰方法和高速跳频抗干扰方法任一项所述的方法。
[0016]第四方面，本专利技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有可执行指令，计算机执行所述可执行指令时能够实现高速跳频抗干扰方法和高速跳频抗干扰方法任一项所述的方法。
[0017]本专利技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本专利技术实施例通过采用了一种高速跳频抗干扰方法、装置及存储介质，该方法包括：对信号进行Turbo编码器编码后进行交织；计算交织后信号的自相关值和互相关值，并根据自相关值和互相关值计算信噪比；将信噪比与阈值比较进行干扰识别，对干扰信号进行置零删除；对信号进行解交织，并进行Turbo迭代译码；在该方法中，采用联合时域、频域和码域的多维联合抗干扰技术，频域上采用高速跳频，时域上采用随机交织器，码域上采用Turbo编码，并在接收机通过将同步序列与本地序列进行相关进行干扰识别并置零删除，最终利用纠错码的纠删能力有效对抗时域和频域干扰。本专利技术适用于高速跳频系统中，有效的对抗了时域干扰及频域干扰，且干扰识别与消除部分使用同步相偏估计结果，节省了开销；解决了现有技术中传输链路容易受到干扰，且容易被截获的问题，实现了加快通信速度，减少信号的存在时间，使得信号被检测到的概率大大降低，更加不容易被干扰。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对本专利技术实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本申请实施例提供的高速跳频抗干扰方法步骤流程图；
图2为本申请实施例提供的速率匹配具体的过程步骤流程图；图3为本申请实施例提供的速率匹配具体过程；图4为本申请实施例提供的整帧交织流程图；图5为本申请实施例提供的干扰识别与消除的具体过程；图6为本申请实施例提供的高速跳频抗干扰装置示意图；图7为本申请实施例提供的高速跳频抗干扰服务器示意图。
具体实施方式
[0020]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0021]跳频通信技术是收发双方传输信号的载本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种高速跳频抗干扰方法，其特征在于，包括：对信号进行Turbo编码器编码后进行交织；计算交织后信号的自相关值和互相关值，并根据所述自相关值和所述互相关值计算信噪比；将所述信噪比与阈值比较进行干扰识别，对干扰信号进行置零删除；对信号进行解交织，并进行Turbo迭代译码。2.根据权利要求1所述的方法，其特征在于，所述对信号进行Turbo编码器编码后进行交织，包括：所述Turbo编码器中由两个分量编码器、一个交织器、一个删余器和一个串并转换单元组成。3.根据权利要求1所述的方法，其特征在于，所述对信号进行Turbo编码器编码后进行交织，包括：对所述信号进行串并变换，确定变换后的信号；将整帧的所述变换后的信号进行数据流按打孔表和既定码率进行速率匹配。4.根据权利要求1所述的方法，其特征在于，所述计算交织后信号的自相关值和互相关值，并根据所述自相关值和所述互相关值计算信噪比，包括：计算所述自相关值，；计算所述互相关值，；计算本地序列的自相关值，；其中，表示接收信号，为本地序列，为序列长度，为取共轭运算；...
【专利技术属性】
技术研发人员：李光辉，许铠翔，
申请(专利权)人：飞芯智控西安科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。