基于分组加密的跳频序列产生方法、装置及存储介质制造方法及图纸

本申请公开了一种基于分组加密的跳频序列产生方法、装置及存储介质，涉及跳频通信技术领域，解决了现有技术中不能产生安全性能高且复杂度低的跳频序列的问题。该方法包括：选取两个伪随机码序列，经过变换生成截短码；采用密钥对实时时钟信息、截短码进行分组加密，确定长伪随机序列；对长伪随机序列和多网网号进行运算，获得参考码；根据参考码，结合跳频库频率编号计算跳频序列。该方法实现了能够产生良好的自相关性、互相关性以及长周期的安全性能高的跳频序列的效果。能高的跳频序列的效果。能高的跳频序列的效果。

【技术实现步骤摘要】
基于分组加密的跳频序列产生方法、装置及存储介质


[0001]本申请涉及跳频通信
，尤其涉及一种基于分组加密的跳频序列产生方法、装置及存储介质。

技术介绍

[0002]与其他通信方式相比，跳频通信以其抗干扰能力强，具有一定的抗衰落能力和较好的保密性等特点，广泛的应用于军用通信与民用通信领域。作为跳频通信的关键技术之一，跳频序列的产生对跳频通信的系统性能有着重大的影响，寻求与设计具有理想特性的跳频序列已经成为跳频通信的重要课题之一。
[0003]目前，跳频序列的产生理论上分为三类。有限域跳频序列具有计算复杂度较低、周期短、规律性强的特点。但是由于有限域的理论研究也比较成熟，该类跳频序列极易被截获、分析和破解，安全性低。混沌跳频序列的复杂度较高，安全性好，但是受数字处理器有限精度效应的影响而具有短周期性，这使其硬件实现变得复杂和困难。差分跳频序列的序列适用范围较窄，不具有普遍性。如何产生一种适用范围宽、复杂度低且安全性能高的跳频序列，是亟需解决的问题。

技术实现思路

[0004]本申请实施例通过提供一种分组加密的跳频序列产生的方法、装置及存储介质，解决了现有技术中不能产生安全性能高且复杂度低的跳频序列的问题，实现了能够产生良好的自相关性、互相关性以及长周期的安全性能高的跳频序列的目的。
[0005]第一方面，本专利技术实施例提供了一种基于分组加密的跳频序列产生方法，该方法包括：
[0006]选取两个伪随机码序列，经过变换生成截短码；
[0007]采用密钥对实时时钟信息、所述截短码进行分组加密，确定长伪随机序列；
[0008]对所述长伪随机序列和多网网号进行运算，获得参考码；
[0009]根据所述参考码，结合跳频库频率编号计算跳频序列。
[0010]结合第一方面，在一种可能的实现方式中，所述经过变换生成截短码，包括：
[0011]对所述两个伪随机码序列进行保存，并选取两个小于所述伪随机码序列的长度的数值作为截取后伪随机码序列的起点，根据所述起点进行特定长度的截取，确定首次截取后的两个伪随机码序列；
[0012]确定所述实时时钟信息的高位点和低位点，并根据所述高位点和所述低位点分别对所述首次截取后的两个伪随机码序列再进行等长度截取，等长度截取后获得二次截取伪随机序列码，分别表示为A1,A2；
[0013]所述截短码生成的计算公式为：
[0014]结合第一方面，在一种可能的实现方式中，所述采用密钥对实时时钟信息、所述截短码进行分组加密，确定长伪随机序列，包括：
[0015]对所述截短码、所述实时时钟信息和计数器进行分组，分成P1～P6个所述长伪随机序列,每个所述长伪随机序列长度相等；
[0016]经过多轮迭代，查表获取每轮迭代的所述密钥，进行n轮迭代运算，生成 P
1n
～P
6n
个所述长伪随机序列；
[0017]从P
1n
～P
6n
个所述长伪随机序列中选取m个序列进行存储，计数器从0～255 递增，保持所述截短码和所述实时时钟信息不变，重新进行迭代计算，获得特定长度的所述长伪随机序列，其中m≤n。
[0018]结合第一方面，在一种可能的实现方式中，所述查表获取每轮迭代的所述密钥，包括：在代换盒上的代换运算；其中，所述代换盒包括256个元素，元素取值在0～255范围内，分布位置伪随机，且任两个元素均不相等。
[0019]结合第一方面，在一种可能的实现方式中，所述对所述长伪随机序列和多网网号进行运算，获得参考码，包括：
[0020]将每位网号扩展为8bit网号，进一步再将8bit网号中每一个bit网号扩展为16bit网号；
[0021]将扩展后的6bit网号与所述长伪随机序列进行运算，产生所述参考码。
[0022]结合第一方面，在一种可能的实现方式中，所述根据所述参考码，结合跳频库频率编号计算跳频序列，包括：
[0023]计算时间周期内的跳频首序列和后续码序列，组成序列码；
[0024]将所述序列码映射到筛矩阵上，得到待确定伪随机序列；
[0025]对所述待确定伪随机序列中的序列码根据映射关系查表选择相应的频率值，进而确定跳频序列。
[0026]第二方面，本专利技术实施例提供了一种基于分组加密算法的跳频序列产生装置，该装置包括：
[0027]截短码生成模块，用于选取两个伪随机码序列，经过变换生成截短码；
[0028]随机序列确定模块，用于采用密钥对实时时钟信息、所述截短码进行分组加密，确定长伪随机序列；
[0029]参考码确定模块，用于对所述长伪随机序列和多网网号进行运算，获得参考码；
[0030]跳频序列确定模块，用于根据所述参考码，结合跳频库频率编号计算跳频序列。
[0031]结合第二方面，在一种可能的实现方式中，所述截短码生成模块用于对所述两个伪随机码序列进行保存，并选取两个小于所述伪随机码序列的长度的数值作为截取后伪随机码序列的起点，根据所述起点进行特定长度的截取，确定首次截取后的两个伪随机码序列；
[0032]确定所述实时时钟信息的高位点和低位点，并根据所述高位点和所述低位点分别对所述首次截取后的两个伪随机码序列再进行等长度截取，等长度截取后获得二次截取伪随机序列码，分别表示为A1,A2；
[0033]所述截短码生成的计算公式为：
[0034]结合第二方面，在一种可能的实现方式中，所述随机序列确定模块用于对所述截短码、所述实时时钟信息和计数器进行分组，分成P1～P6个所述长伪随机序列,每个所述长伪随机序列长度相等；
[0035]经过多轮迭代，查表获取每轮迭代的所述密钥，进行n轮迭代运算，生成个所述长伪随机序列；
[0036]从个所述长伪随机序列中选取m个序列进行存储，计数器从0～255 递增，保持所述截短码和所述实时时钟信息不变，重新进行迭代计算，获得特定长度的所述长伪随机序列，其中m≤n。
[0037]结合第二方面，在一种可能的实现方式中，所述随机序列确定模块用于在代换盒上的代换运算；其中，所述代换盒包括256个元素，元素取值在0～255 范围内，分布位置伪随机，且任两个元素均不相等。
[0038]结合第二方面，在一种可能的实现方式中，所述参考码确定模块用于将每位网号扩展为8bit网号，进一步再将8bit网号中每一个bit网号扩展为16bit 网号；
[0039]将扩展后的6bit网号与所述长伪随机序列进行运算，产生所述参考码。
[0040]结合第二方面，在一种可能的实现方式中，所述跳频序列确定模块用于计算时间周期内的跳频首序列和后续码序列，组成序列码；
[0041]将所述序列码映射到筛矩阵上，得到待确定伪随机序列；
[0042]对所述待确定伪随机序列中的序列码根据映射关系查表选择相应的频率值，进而确定跳频序列。
[0043]第三方面，本专利技术实施例提供了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于分组加密的跳频序列产生方法，其特征在于，包括：选取两个伪随机码序列，经过变换生成截短码；采用密钥对实时时钟信息、所述截短码进行分组加密，确定长伪随机序列；对所述长伪随机序列和多网网号进行运算，获得参考码；根据所述参考码，结合跳频库频率编号计算跳频序列。2.根据权利要求1所述的方法，其特征在于，所述经过变换生成截短码，包括：对所述两个伪随机码序列进行保存，并选取两个小于所述伪随机码序列的长度的数值作为截取后伪随机码序列的起点，根据所述起点进行特定长度的截取，确定首次截取后的两个伪随机码序列；确定所述实时时钟信息的高位点和低位点，并根据所述高位点和所述低位点分别对所述首次截取后的两个伪随机码序列再进行等长度截取，等长度截取后获得二次截取伪随机序列码，分别表示为A1,A2；所述截短码生成的计算公式为：3.根据权利要求1所述的方法，其特征在于，所述采用密钥对实时时钟信息、所述截短码进行分组加密，确定长伪随机序列，包括：对所述截短码、所述实时时钟信息和计数器进行分组，分成P1～P6个所述长伪随机序列,每个所述长伪随机序列长度相等；经过多轮迭代，查表获取每轮迭代的所述密钥，进行n轮迭代运算，生成个所述长伪随机序列；从个所述长伪随机序列中选取m个序列进行存储，计数器从0～255递增，保持所述截短码和所述实时时钟信息不变，重新进行迭代计算，获得特定长度的所述长伪随机序列，其中m≤n。4.根据权利要求3所述的方法，其特征在于，所述查表获取每轮迭代的所述密钥，包括：在代换盒上的代换运算；其中，所述代换盒包括256个元素，元素取值在0～255范围内...

【专利技术属性】
技术研发人员：李光辉，
申请(专利权)人：飞芯智控西安科技有限公司，
类型：发明
国别省市：