一种基于流体点胶的微电子器件封装方法技术

本发明专利技术实施例公开了一种基于流体点胶的微电子器件封装方法，涉及电子元器件封装工艺技术领域，能解决在塑封载体上点胶容易出现点胶厚度、形状不易控制，绝缘胶容易出现空洞的问题。该方法包括：对塑封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面，第一平面高于第二平面；在第一平面上刻蚀出多个点凹槽，点凹槽的最低面高于塑封载体的最低面，并向每个点凹槽内压入绝缘颗粒，绝缘颗粒的部分置于点凹槽外；向第一平面多次点绝缘胶，使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的第一平面；待第一平面上的绝缘胶呈半凝固状态时，将芯片在呈半凝固状态的胶面上进行放置作业，使芯片粘合在第一平面上。使芯片粘合在第一平面上。使芯片粘合在第一平面上。

【技术实现步骤摘要】
一种基于流体点胶的微电子器件封装方法


[0001]本专利技术涉及电子元器件封装工艺
，具体涉及一种基于流体点胶的微电子器件封装方法。

技术介绍

[0002]伴随着功率器件（包括发光二极管LED、激光二极管LD以及绝缘栅双极型晶体管IGBT等）等微电子器件的发展，封装工序是影响器件性能与可靠性的一道重要工序。
[0003]在封装工序中，固晶是一道非常关键的工序，是通过胶体（如对于LED来说一般是导电胶或绝缘胶）把芯片（晶片）粘结在塑封载体的指定区域，形成热通路或电通路，为后序的打线连接提供条件的工序。
[0004]如图1所示，为一器件塑封结构示意图。在该示意图中，芯片衬底电位为地，塑封载体与输入端电位连接，芯片底部与塑封载体之间通过绝缘胶隔离，在绝缘胶有效情况下，绝缘胶能够有效隔离电位，即输入端和地之间无电流，但若绝缘胶失效，则会导致输入端与地之间漏电，影响器件的性能。
[0005]现有技术中将芯片与塑封载体通过绝缘胶粘在一起通常有两种方式，一种是在芯片底部点胶，二是在塑封载体上点胶。因在芯片底部点胶容易出现芯片飞片以及出现涂胶效果差等情况，一般在芯片底部点胶的方式不被优选，而在塑封载体上点胶的方式更被常用。

技术实现思路

[0006]本专利技术实施例提供一种基于流体点胶的微电子器件封装方法，以解决在塑封载体上点胶容易出现点胶厚度、形状不易控制，绝缘胶容易出现空洞的问题。
[0007]为了解决上述问题，本专利技术实施例公开了一种基于流体点胶的微电子器件封装方法，方法包括：对塑封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面，第一平面高于第二平面；在第一平面上刻蚀出多个点凹槽，点凹槽的最低面高于塑封载体的最低面，并向每个点凹槽内压入绝缘颗粒，绝缘颗粒的部分置于点凹槽外；向第一平面多次点绝缘胶，使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的第一平面；待第一平面上的绝缘胶呈半凝固状态时，将芯片在呈半凝固状态的胶面上进行放置作业，使芯片粘合在第一平面上。
[0008]在本专利技术一实施例中，对塑封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面，包括：在塑封载体的待粘合面上确定出与芯片的待粘合面对应的区域；绕区域的外围在塑封载体的待粘合面上刻蚀出一圈线凹槽，其中，区域内为第一
平面，线凹槽底面为第二平面。
[0009]在本专利技术一实施例中，待第一平面上的绝缘胶呈半凝固状态时，将芯片在呈半凝固状态的胶面上进行放置作业，使芯片粘合在第一平面上的步骤包括：待第一平面上的绝缘胶呈半凝固状态时，采用可通磁的压合板置于芯片上方，并在压合板通磁的条件下将芯片压合在呈半凝固状态的胶面上；对压合板的压合温度和/或压合力度进行控制，使得芯片与第一平面粘合后，将压合板取消通磁并等待预设时间离开芯片。
[0010]在本专利技术一实施例中，压合板与芯片之间隔有绝缘膜，其中，绝缘膜的厚度不影响压合板通磁后对芯片背金层的磁性吸合力。
[0011]在本专利技术一实施例中，向每个点凹槽内压入绝缘颗粒的步骤进一步包括：在每个点凹槽内点涂绝缘胶；在点凹槽内的绝缘胶为半凝固状态时，向每个点凹槽内压入绝缘颗粒。
[0012]在本专利技术一实施例中，多个点凹槽在第一平面上均匀分布。
[0013]在本专利技术一实施例中，在每个点凹槽内点涂绝缘胶后的步骤还包括：对塑封载体依次进行第一次烘烤、第一次加热软化，使点凹槽内的绝缘胶呈半凝固状态。
[0014]在本专利技术一实施例中，向第一平面多次点绝缘胶后的步骤还包括：向第一平面多次点绝缘胶后并抹平，绝缘胶抹平后的最高点大于等于绝缘颗粒的最高点。
[0015]在本专利技术一实施例中，向第一平面多次点绝缘胶，使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的第一平面后的步骤还包括：对塑封载体依次进行第二次烘烤、第二次加热软化，使第一平面上的绝缘胶呈半凝固状态。
[0016]在本专利技术一实施例中，方法还包括：对塑封载体的待粘合面进行刻蚀前，将塑封载体上不需要装片的区域用掩膜覆盖，空出需要刻蚀第一平面和第二平面的区域；在芯片牢固地粘合在第一平面上后，移除覆盖在塑封载体上的掩膜。
[0017]本专利技术实施例包括以下优点：本专利技术实施例基于对对封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面，第一平面高于第二平面，如此第二平面可以盛接当芯片贴合在塑封载体上时从第一平面上溢出的绝缘胶，使得第一平面上溢出的绝缘胶不会攀爬至芯片上，导致输入端和地之间的绝缘效果变差；本专利技术实施例在第一平面上刻蚀出多个点凹槽，点凹槽的最低面高于塑封载体的最低面，并向每个点凹槽内压入绝缘颗粒，绝缘颗粒的部分置于点凹槽外，如此可以有效保证绝缘胶厚度的均匀性；本专利技术实施例向第一平面多次点绝缘胶，使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的所述第一平面，然后待所述第一平面上的绝缘胶呈半凝固状态时，将所述芯片在所述呈半凝固状态的胶面上进行放置作业，使所述芯片粘合在所述第一平面上；其中，掺杂在绝缘胶中的多个绝缘颗粒形成凸起结构很好的分摊了绝缘胶的收缩应力，
使得绝缘胶在固化过程中，不易出现空洞现象，以及在即使出现空洞现象时，绝缘胶的空洞受绝缘颗粒的牵扯也不容易扩大。
附图说明
[0018]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例。
[0019]图1是现有一器件塑封结构示意图；图2是本专利技术实施例一种基于流体点胶的微电子器件封装方法的步骤流程图；图3是经本专利技术实施例图2所示的步骤S21得到的工艺结构图；图4是经本专利技术实施例图2所示的步骤S22得到的工艺结构图；图5是经本专利技术实施例图2所示的步骤S23得到的工艺结构图；图6是经本专利技术实施例图2所示的步骤S24得到的工艺结构图。
[0020]附图标记说明：1
‑
塑封载体，11
‑
第一平面，12
‑
第二平面，13
‑
点凹槽，2
‑
芯片，3
‑
绝缘胶，4
‑
绝缘颗粒，IN
‑
输入端电位，GND
‑
芯片衬底电位。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0022]目前，经对绝缘胶漏电的器件进行绝缘胶失效分析，发现主要有以下原因：1、点胶厚度、形状不易控制；2、失效芯片比正常芯片中绝缘胶的空洞更大，即绝缘胶中的空洞使得绝缘胶的有效厚度变薄，潮湿环境下，绝缘胶空洞所在位置容易发生爬电现象，使绝缘胶的绝缘强度进一步下降，最终导致输入端和地之间的绝缘胶产生漏电。
[0023]有鉴于此，本专利技术实施例提出了一种基于流体点胶的微电子器件封装方法，旨在有效克服因上述两个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于流体点胶的微电子器件封装方法，其特征在于，所述方法包括：对塑封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面，所述第一平面高于所述第二平面；在所述第一平面上刻蚀出多个点凹槽，所述点凹槽的最低面高于塑封载体的最低面，并向每个所述点凹槽内压入绝缘颗粒，所述绝缘颗粒的部分置于所述点凹槽外；向所述第一平面多次点绝缘胶，使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的所述第一平面；待所述第一平面上的绝缘胶呈半凝固状态时，将芯片在所述呈半凝固状态的胶面上进行放置作业，使所述芯片粘合在所述第一平面上。2.根据权利要求1所述的基于流体点胶的微电子器件封装方法，其特征在于，对塑封载体的待粘合面进行刻蚀，得到相衔接的第一平面和第二平面的步骤包括：在所述塑封载体的待粘合面上确定出与所述芯片的待粘合面对应的区域；绕所述区域的外围在塑封载体的待粘合面上刻蚀出一圈线凹槽，其中，所述区域内为第一平面，所述线凹槽底面为第二平面。3.根据权利要求1所述的基于流体点胶的微电子器件封装方法，其特征在于，待所述第一平面上的绝缘胶呈半凝固状态时，将所述芯片在所述呈半凝固状态的胶面上进行放置作业，使所述芯片粘合在所述第一平面上的步骤包括：待所述第一平面上的绝缘胶呈半凝固状态时，采用可通磁的压合板置于所述芯片上方，并在所述压合板通磁的条件下将所述芯片压合在所述呈半凝固状态的胶面上；对所述压合板的压合温度和/或压合力度进行控制，使得所述芯片与所述第一平面粘合后，将所述压合板取消通磁并等待预设时间离开所述芯片。4.根据权利要求3所述的基于流体点胶的微电子器件封装方法，其特征在于，所述压合板与所述芯片...

【专利技术属性】
技术研发人员：徐银森，林毛毛，谢杏梅，
申请(专利权)人：四川遂宁市利普芯微电子有限公司，
类型：发明
国别省市：