一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供衬底；形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；在所述第一通孔内形成第一导电层；从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；去除所述刻蚀阻挡层，形成开口；在所述第二通孔及所述开口内形成第二导电层。在所述第二通孔及所述开口内形成第二导电层。在所述第二通孔及所述开口内形成第二导电层。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，例如存储器，通常包括衬底以及位于衬底上的介质层，介质层内通常形成有器件、金属层等结构。在实际工艺中，可以在半导体结构中形成硅通孔(Through Silicon Via，TSV)以实现多个半导体结构之间的垂直互连。硅通孔可以首先通过采用一步刻蚀工艺在半导体结构中形成贯穿介质层并延伸至衬底内部的通孔，接着在通孔内形成用于传导电信号的导电层的方式形成。
[0003]然而，由于通孔的深宽比较大，导致刻蚀介质层和衬底以形成通孔的难度较大，通孔的轮廓较差且容易在通孔的内壁形成缺陷，进而影响后续导电层的填充，降低硅通孔的性能。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制造方法，包括：
[0005]提供衬底；
[0006]形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；
[0007]在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底；形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；在所述第一通孔内形成第一导电层；从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；去除所述刻蚀阻挡层，形成开口；在所述第二通孔及所述开口内形成第二导电层。2.根据权利要求1所述的制造方法，其特征在于，所述第一通孔的掩模版位置及所述第二通孔的掩模版位置参照所述刻蚀阻挡层的位置进行对准。3.根据权利要求1所述的制造方法，其特征在于，所述刻蚀阻挡层的刻蚀速率小于所述介质层的刻蚀速率。4.根据权利要求1所述的制造方法，其特征在于，形成刻蚀阻挡层，包括：在所述衬底上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层上形成掩膜叠层；在所述掩膜叠层上形成掩膜图案；以所述掩膜图案为掩膜刻蚀所述掩膜叠层和所述刻蚀阻挡材料层，将所述掩膜图案的图形转移至所述刻蚀阻挡材料层上，形成所述刻蚀阻挡层。5.根据权利要求1所述的制造方法，其特征在于，在形成刻蚀阻挡层之前，所述方法还包括：形成第一绝缘层，所述第一绝缘层覆盖所述衬底的上表面，所述刻蚀阻挡层位于所述第一绝缘层上。6.根据权利要求1所述的制造方法，其特征在于，在形成刻蚀阻挡层之后，所述方法还包括：于所述衬底上形成第二绝缘层，所述第二绝缘层覆盖所述刻蚀阻挡层的侧壁和上表面。7.根据权利要求6所述的制造方法，其特征在于，在形成所述刻蚀阻挡层之后，所述方法还包括：在所述刻蚀阻挡层的周边区域形成堆叠在所述衬底上表面的器件结构。8.根据权利要求7所述的制造方法，其特征在于，在所述刻蚀阻挡层的周边区域形成器件结构，包括：在所述衬底上表面形成器件掩膜层，所述器件掩膜层覆盖所述刻蚀阻挡层；以图案化后的所述器件掩膜层为掩膜，刻蚀位于所述刻蚀阻挡层周边区域的所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽将所述衬底间隔为多个有源区；在所述隔离沟槽内形成隔离结构；在所述隔离结构和所述有源区上形成器件结构。9.根据权利要求7所述的制造方法，其特征在于，在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层，包括：
在所述衬底上形成所述介质层，所述介质层覆盖所述器件结构以及所述第二绝缘层。10.根据权利要求9所述的制造方法，其特征在于，从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔，包括：从所述介质层的顶部向所述刻蚀阻挡层刻蚀所述介质层以及被所述介质层覆盖的所述第二绝缘层以形成所述第一通孔，所述第一通孔暴露所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层。11.根据权利要求10所述的制造方法...

【专利技术属性】
技术研发人员：王少伟，吴双双，王春阳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：