沟槽填充方法及半导体器件技术

一种沟槽填充方法及半导体器件，所述方法包括：提供半导体衬底，所述半导体衬底具有第一沟槽和第二沟槽，所述第一沟槽的深度大于所述第二沟槽的深度；采用化学气相沉积工艺形成第一钨层，所述第一钨层填满所述第一沟槽；采用物理气相沉积工艺形成第二钨层，所述第二钨层覆盖所述第一钨层，且填充所述第二沟槽的一部分。本发明专利技术可以有效避免影响后续工艺中金属铝沉积后表面的平整度，降低铝垫的缺陷风险以及外观缺陷，降低后续工艺中的副产物残留风险，提高半导体器件的品质。提高半导体器件的品质。提高半导体器件的品质。

【技术实现步骤摘要】
沟槽填充方法及半导体器件


[0001]本专利技术涉及半导体制造
，尤其涉及一种沟槽填充方法及半导体器件。

技术介绍

[0002]在采用三维集成工艺形成半导体器件的过程中，硅通孔作为常用的连通结构，得到了广泛应用。随着被键合晶圆集成度的提高，硅通孔尺寸不断变小，通孔深宽比日益增高。
[0003]为了提高半导体器件的质量，通常选用钨插塞形成硅通孔，也即在硅通孔中填充钨材料，以及采用钨层连接下层金属，以实现形成金属互连完整回路。
[0004]在现有技术中，采用化学气相沉积工艺，在硅通孔和金属互连沟槽内填充钨材料，利用化学气相沉积工艺具有的填隙能力强的特点，可以满足较深的沟槽内的深宽比需求。
[0005]然而，化学气相沉积工艺形成的钨层表面粗糙度过大，在金属互连沟槽区域，钨层表面凹凸不平的问题会进一步影响后续工艺中金属铝沉积后表面的平整度，而金属铝表面的凸起不平不仅提高了铝垫本身的缺陷风险以及外观缺陷，还会导致后续工艺中的副产物残留风险增高，影响半导体器件的品质。

技术实现思路

[0006]本专利技术解决的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽填充方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一沟槽和第二沟槽，所述第一沟槽的深度大于所述第二沟槽的深度；采用化学气相沉积工艺形成第一钨层，所述第一钨层填满所述第一沟槽；采用物理气相沉积工艺形成第二钨层，所述第二钨层覆盖所述第一钨层，且填充所述第二沟槽的一部分。2.根据权利要求1所述的沟槽填充方法，其特征在于，所述第二钨层表面的粗糙度小于所述第一钨层表面的粗糙度。3.根据权利要求1所述的沟槽填充方法，其特征在于，在采用化学气相沉积工艺形成第一钨层之前，还包括：提供试运行晶圆，所述试运行晶圆具有检测第一沟槽以及检测第二沟槽，且所述检测第一沟槽与所述第一沟槽尺寸一致，以及所述检测第二沟槽与所述第二沟槽尺寸一致；在所述试运行晶圆的表面，采用所述化学气相沉积工艺形成第一检测钨层，所述第一检测钨层填满所述第一沟槽并覆盖所述第二沟槽的底部表面及侧壁；在所述第一检测钨层的表面，采用所述物理气相沉积工艺形成第二检测钨层；采用预设的粗糙度指示参数，对所述试运行晶圆进行检测，其中，所述粗糙度指示参数用于指示所述第一检测钨层或第二检测钨层表面的粗糙度；如果所述粗糙度指示参数的检测结果超出预设粗糙度指示参数阈值，则在采用化学气相沉积工艺形成第一钨层的过程中，进行回刻蚀处理。4.根据权利要求3所述的沟槽填充方法，其特征在于，不同的化学气相沉积工艺形成的所述第一检测钨层的表面具有各自的粗糙度，且不同的化学气相沉积工艺具有各自的粗糙度指示参数阈值。5.根据权利要求3所述的沟槽填充方法，其特征在于，采用预设的粗糙度指示参数，对所述试运行晶圆进行检测包括：对所述第一检测钨层和/或第二检测钨层的表面粗糙度进行测量。6.根据权利要求5所述的沟槽填充方法，其特征在于，所述粗糙度指示参数阈值为表面粗糙度阈值；其中，所述表面粗糙度阈值Ra为2um
×
2um范围内表面粗糙度的平均值，且Ra的取值选自20～40nm。7.根据权利要求3所述的沟槽填充方法，其特征在于，所述预设的粗糙度指示参数为所述第一检测钨层与所述第二检测钨层的总厚度，所述预设粗糙度指示参数阈值为所述第一检测钨层与所述第二检测钨层的预设厚度值。8.根据权利要求3至7任一项所述的沟槽填充方法，其特征在于，采用化学气相沉积工艺形成第一钨层包括：采用化学气相沉积工艺形成第一初始钨层，所述第一初始钨层填满所述第一沟槽，并且覆盖所述第二沟槽的底部表面及侧壁；对所述第一初始钨层进行回刻蚀处理，以去...

【专利技术属性】
技术研发人员：邹文，付文，胡杏，许乐，
申请(专利权)人：格科半导体上海有限公司，
类型：发明
国别省市：