存储器系统及存储器系统的控制方法技术方案

本发明专利技术的一实施方式提供一种解决串列接口与存储器接口的数据传送速度不匹配，且大容量、宽频带的存储器系统及存储器系统的控制方法。根据一实施方式，存储器系统具备第1及第2存储器、存储器控制器及桥接电路。存储器控制器发送第1数据，该第1数据是应分别写入给第1及第2存储器的数据，并且是在振幅方向及时间方向中的任一方向以上分配给对应的各存储器的区域中包含各存储器的特定比特数据。桥接电路从自存储器控制器发送的第1数据中分配给该第1存储器的区域，取出特定比特数据，控制特定比特数据向第1存储器的写入，并且将所取出的特定比特数据从第1数据去除后的第2数据，发送给控制向第2存储器的数据写入的第2桥接电路。给控制向第2存储器的数据写入的第2桥接电路。给控制向第2存储器的数据写入的第2桥接电路。

【技术实现步骤摘要】
存储器系统及存储器系统的控制方法
[0001]分案申请的相关信息
[0002]本案是分案申请。该分案的母案是申请日为2018年8月6日、申请号为201810885153.7、专利技术名称为“存储器系统”的专利技术专利申请案。
[0003][相关申请案][0004]本申请案享有以日本专利申请案2017
‑
180351号(申请日：2017年9月20日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。


[0005]本实施方式涉及一种存储器系统。

技术介绍

[0006]以往，作为用于计算机系统的外部存储装置，搭载有非易失性存储器的存储器系统受到关注。存储器系统是由存储器控制器及连接于控制器的存储器构成，与外部装置的通信是通过串列接口进行，与存储器的通信是通过存储器接口进行。通常，存储器的通信速度慢，因此通过将存储器并联连接，而谋求大容量化与宽频带化。然而，因并联连接而配线负荷增大，因此利用并联化所实现的宽频带化存在极限。进而，伴随着近年来的串列接口的宽频带化，要求更进一步的存储器的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器系统的控制方法，其中所述存储器系统包括第1存储器、第2存储器及控制器，且所述控制方法包括：发送第1数据，所述第1数据是应分别写入给所述第1及第2存储器的数据，并且是在振幅方向及时间方向中的任一方向以上分配给对应的各存储器的区域中包含各存储器的特定比特数据，且包含同步信号，所述同步信号用来特定出分配给所述各存储器的区域；发送的所述第1数据中，从基于所述同步信号而特定出的分配给所述第1存储器的区域取出所述特定比特数据；控制所述特定比特数据向所述第1存储器的写入；以及发送从所述第1数据去除所取出的所述特定比特数据后的第2数据。2.一种存储器系统的控制方法，其中所述存储器系统包含：第1存储器；第1电路，控制对所述第1存储器的写入；第2存储器；第2电路，控制对所述第2存储器的写入；以及存储器控制器；且所述控制方法包含：将第1数据从所述存储器控制器发送给所述第1电路，该第1数据是将要写入所述第1存储器的数据储存在分配给所述第1存储器的区域并且将要写入所述第2存储器的数据储存在分配给所述第2存储器的区域，且包含同步信号，所述同步信号用来特定出分配给所述第1及第2存储器的各区域；通过所述第1电路，从基于所述同步信号而特定出的分配给所述第1存储器的区域取出所述第1数据中要写入所述第1存储器的数据，指示对所述第1存储器的写入；将从所述第1数据取出写入所述第1存储器的数据后的第2数据从所述第1电路发送给所述第2电路；以及通过所述第2电路，从基于所述同步信号而特定出的分配给所述第2存储器的区域取出所述第2数据中要写入所述第2存储器的数据，指示对所述第2存储器的写入。3.一种存储器系统，包含：第1存储器；第1电路，控制对所述第1存储器的写入；第2存储器；第2电路，控制对所述第2存储器的写入；以及存储器控制器；且所述存储器控制器是将第1传送数据发送给所述第1电路，该第1传送数据是将要写入所述第1存储器的第1数据储存在分配给所述第1存储器的区域并且将要写入所述第2存储器的第2数据储存在分配给所述第2存储器的区域，且包含同步信号，所述同步信号用来特定出分配给所述第1及第2存储器的各区域；所述第1电路执行将所述第1传送数据中储存在基于所述同步信号而特定出的分配给所述第1存储器的区域的所述第1数据写入所述第1存储器的控制，并且将从所述第1传送数据取出所...

【专利技术属性】
技术研发人员：小林弘幸，出口淳，弘原海润治，都井敬，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：