用于在视频信号中提取同步信号的方法和电路技术

本发明专利技术涉及一种在视频行开始处从包括水平同步脉冲的输入视频信号（Ｃｓｙｎｃ）中提取同步信号的方法，所述方法包括：－计算步骤（１０５），用于计算在所述输入视频信号（Ｃｓｙｎｃ）中视频行的持续时间（Ｄ），－强制步骤（１０８），用于把所述输入视频信号（Ｃｓｙｎｃ）强制到输出电平，所述输出电平对应于在水平同步脉冲之后的所述输入视频信号（Ｃｓｙｎｃ）的电平，所述输入信号（Ｃｓｙｎｃ）被强制在每个水平同步脉冲的末尾和由所述行持续时间（Ｄ）的第一百分比（Ｘ１）定义的时刻之间，以便产生所述水平同步信号（Ｈｓｙｎｃ）。用途：提取同步信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种在视频行开始处从包括水平同步脉冲的输入视频信号（Ｃｓｙｎｃ）中提取同步信号的方法；所述方法包括：计算步骤（１０５），用于计算在输入视频信号（Ｃｓｙｎｃ）中视频行的持续时间（Δ），强制步骤（１０８），用于把所述输入视频信号 （Ｃｓｙｎｃ）强制到输出电平，所述输出电平对应于在水平同步脉冲之后的所述输入视频信号（Ｃｓｙｎｃ）的电平，所述输入信号（Ｃｓｙｎｃ）被强制在每个水平同步脉冲的末尾和由所述行持续时间（Δ）的第一百分比（Ｘ１）定义的时刻之间，以便产生所述水平同步信号（Ｈｓｙｎｃ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：P贝林，N古伊勒姆，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]