具有短路保护功能的碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)制造技术

由碳化硅(SiC)晶片制成的集成的MOSFET

【技术实现步骤摘要】
【国外来华专利技术】具有短路保护功能的碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)


[0001]本专利技术涉及短路保护电路，特别涉及高压晶体管的保护器件。

技术介绍

[0002]电力电子设备必须在高电压下提供大电流。标准的硅金属氧化物半导体(MOS)工艺晶体管无法处理如此高的电压和电流，因此可以使用碳化硅(SiC)衬底而不是硅衬底。集成电路(IC)很容易因短路而损坏，其中负载突然降低，从而造成破坏性的过电流。
[0003]图1显示现有技术的SiC MOS晶体管的电流
‑
电压曲线。SiC和Si金属氧化物半导体场效应晶体管(MOSFET)具有相似的I
‑
V曲线，但SiC晶体管可以承载更高的电流并可以在更高的电压下工作。为了提高效率和防止过热，在使用大电流时，漏极
‑
源极的导通电阻R
DSON
需要是较低值。R
DSON
是曲线102在较低电压下的斜率，处于晶体管运行的线性区域。在较高的漏极电压下，晶体管进入饱和工作区，其中漏极电流I
>D
对漏极本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成的金属氧化物半导体场效应晶体管(MOSFET)
‑
结型场效应晶体管(JFET)器件，包括：漏极接触，其形成在高掺杂半导体衬底的背面，所述高掺杂半导体衬底具有高浓度的第一掺杂类型；衬底，其形成在所述高掺杂半导体衬底的顶面上，所述衬底具有低浓度的所述第一掺杂类型；埋岛，其形成在所述衬底内，并位于所述高掺杂半导体衬底上方，所述埋岛具有与所述第一掺杂类型极性相反的第二掺杂类型，所述埋岛被所述衬底与所述顶面隔开，并被所述衬底与所述背面隔开；沟槽，其从顶面进入所述衬底而形成，所述沟槽的侧壁和底部掺有所述第二掺杂类型，以形成接触所述衬底的JFET抽头；其中，所述沟槽形成在其中一个所述埋岛的上方，其中由所述JFET抽头和所述衬底形成JFET；其中，所述埋岛都在饱和模式期间产生的耗尽区内，其中所述埋岛中下面的埋岛在线性模式期间不在所述耗尽区内；多晶硅栅极，其形成在所述沟槽与另一沟槽之间；源极，其形成在靠近所述多晶硅栅极的顶面，所述源极具有高浓度的所述第一掺杂类型；体区，其形成在靠近所述多晶硅栅极的源极下方，所述体区连接到所述JFET抽头；其中，所述体区在被所述多晶硅栅极偏压时形成MOSFET的沟道，所述沟道用于在所述源极和所述衬底之间传导电流；其中，所述体区具有低浓度的所述第二掺杂类型，其中所述低浓度比所述高浓度至少低一个数量级；以及栅极氧化物，其将所述多晶硅栅极与所述源极、所述体区和所述衬底隔离。2.根据权利要求1所述的集成MOSFET
‑
JFET器件，还包括：源极金属，其位于所述顶面上方，用于连接第一端子；从所述源极金属到所述源极的接触；从所述源极金属到所述JFET抽头的接触；背面金属，其形成背面接触，其中所述背面金属用于连接到第二端子。3.根据权利要求2所述的集成MOSFET
‑
JFET器件，其中，所述MOSFET是垂直器件，其电流流过形成在所述体区中的所述沟道，所述沟道与所述高掺杂半导体衬底的平面基本正交。4.根据权利要求3所述的集成MOSFET
‑
JFET器件，其中，所述JFET抽头具有比所述体区更高浓度的第二掺杂类型；其中，所述衬底还包括上漏极区，其形成在所述衬底的顶部，邻近所述多晶硅栅极，且在所述体区下方；其中，所述上漏极区的所述第一掺杂类型的浓度高于所述衬底中的所述低浓度的所述第一掺杂类型；其中，所述上漏极区和所述衬底形成双漂移区，其具有降低的导通电阻。5.根据权利要求4所述的集成MOSFET
‑
JFET器件，其中所述埋岛还包括：
最上面的埋岛，其与所述JFET抽头相隔第一间距，并具有第一宽度；中间埋岛，其与所述最上面的埋岛相隔第二间距，并具有第二宽度；下面的埋岛，其与所述中间埋岛相隔第三间距，并具有第三宽度。6.根据权利要求5所述的集成MOSFET
‑
JFET器件，其中，所述最上面的埋岛、所述中间埋岛和所述下面的埋岛均以所述沟槽为中心。7.根据权利要求5所述的集成MOSFET
‑
JFET器件，其中，所述第一宽度比所述第二宽度宽，且所述第二宽度比所述第三宽度宽；其中所述最上面的埋岛、所述中间埋岛和所述下面的埋岛形成锥形结构。8.根据权利要求7所述的集成MOSFET
‑
JFET器件，其中，所述第一间距小于所述第二间距，且所述第二间距小于所述第三间距；其中，对于在所述衬底中更深的埋岛，所述埋岛之间的垂直间距增加；其中，在所述线性模式期间，所述衬底中的所述漂移区的导通电阻通过增加所述衬底中深处的埋岛之间的垂直间隔而减小。9.根据权利要求8所述的集成MOSFET
‑
JFET器件，还包括：多个沟槽，所述多个沟槽中的每个沟槽具有一个JFET，在所述沟槽下方有多个所述埋岛；多个MOSFET，每个MOSFET都有一个多晶硅栅极，所述多晶硅栅极通过栅极氧化物与所述源极、所述体区和所述衬底分开。10.根据权利要求8所述的集成MOSFET
‑
JFET器件，其中，所述衬底、埋岛和高掺杂半导体衬底都由碳化硅(SiC)形成。11.根据权利要求10所述的集成MOSFET
‑
JFET器件，其中，所述体区具有低浓度的所述第二掺杂类型，且所述衬底具有低浓度的所述第一掺杂类型；其中，通过所述MOSFET的晶体管电子电流从所述源极金属流向所述源极，流过形成在所述体区中的所述沟道，流过所述衬底，并在所述埋岛之间流向所述高掺杂半导体衬底，流向所述漏极接触；其中，所述晶体管电子电流由施加到所述多晶硅栅极的栅极电压而调制，所述栅极电压被独立控制，独立于由施加在所述源极金属和所述漏极接触之间的漏极
‑
源极电压；其中，通过所述MOSFET的晶体管电子电流还被所述JFET调制，所述JFET根据较高的漏极
‑
源极电压而增加所述埋岛之间的所述耗尽区，其中所述耗尽区的增加减小了所述衬底中的漂移区，其中流过所述MOSFET的所述晶体管电子电...

【专利技术属性】
技术研发人员：丘树坚，马晨月，王兆伟，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：