系统单芯片和其数据烧入方法技术方案

本发明专利技术提供了一种系统单芯片和其数据烧入方法。上述系统单芯片包括一内部快闪存储器和一空间分配电路。空间分配电路，耦接内部快闪存储器和一外部快闪存储器。空间分配电路根据内部快闪存储器的一第一储存空间、外部快闪存储器的一第二储存空间和烧入数据的大小，将烧入数据烧入至内部快闪存储器和外部快闪存储器，其中在上述系统单芯片的一总体存储器地址中，内部快闪存储器和外部快闪存储器所对应的存取地址具有连续性。的存取地址具有连续性。的存取地址具有连续性。

【技术实现步骤摘要】
系统单芯片和其数据烧入方法


[0001]本专利技术的实施例主要有关于一系统单芯片技术，特别有关于借由在系统单芯片中配置一空间分配电路使得储存在系统单芯片的内部快闪存储器和外部快散存储器的数据具有连续性的系统单芯片技术。

技术介绍

[0002]随着科技的进步，系统单芯片(System on a Chip，SOC)可广泛应用在电子系统产品中。电子系统产品中所使用到的系统单芯片，可通过存取快闪存储器(flash memory)中的代码来进行运作。然而，系统单芯片内部的快闪存储器的储存空间有限，一旦开发中的产品专案需要新增或新扩充代码到内部的快闪存储器的储存空间，往往需要重新开发一颗系统单芯片来修改内部的快闪存储器的储存空间的大小，或放弃新增新扩充代码。因此，将会导致开发成本增加、代码写入空间受限制且延误专案开发时间。

技术实现思路

[0003]有鉴于上述
技术介绍
的问题，本专利技术的实施例提供了一种系统单芯片和数据烧入方法。
[0004]根据本专利技术的一实施例提供了一种系统单芯片。上述系统单芯片包括一内部快闪存储器和一空间分配电路。空间分配电路，耦接内部快闪存储器和一外部快闪存储器。空间分配电路根据内部快闪存储器的一第一储存空间、外部快闪存储器的一第二储存空间和烧入数据的大小，将烧入数据烧入至内部快闪存储器和外部快闪存储器，其中在上述系统单芯片的一总体存储器地址中，内部快闪存储器和外部快闪存储器所对应的存取地址具有连续性。
[0005]在一些实施例中，烧入数据包括微控制器固件代码和用户代码。
[0006]在一些实施例中，系统单芯片更包括一安全电路。安全电路根据一安全密钥加密要烧入至内部快闪存储器和外部快闪存储器的烧入数据，或解密储存在上述内部快闪存储器和上述外部快闪存储器的加密数据。
[0007]在一些实施例中，系统单芯片更包括一识别码比较电路和一仲裁电路。识别码比较电路判断外部快闪存储器的一识别码是否合法。仲裁电路耦接识别码比较电路和安全电路，以及判断安全电路系要存取内部快闪存储器或外部快闪存储器的数据。
[0008]在一些实施例中，系统单芯片更包括一认证码比较电路。认证码比较电路判断烧入数据的一认证码是否合法。
[0009]根据本专利技术的一实施例提供了一种数据烧入方法。上述数据烧入方法适用一系统单芯片。上述系统单芯片包括一内部快闪存储器，以及耦接至一外部快闪存储器。上述数据烧入方法的步骤包括：借由上述系统单芯片的一空间分配电路根据上述内部快闪存储器的一第一储存空间、上述外部快闪存储器的一第二储存空间和烧入数据的大小，将上述烧入数据烧入至上述内部快闪存储器和上述外部快闪存储器，其中在上述系统单芯片的一总体
存储器地址中，内部快闪存储器和外部快闪存储器所对应的存取地址具有连续性。
[0010]关于本专利技术其他附加的特征与优点，本领域技术人员，在不脱离本专利技术的精神和范围内，当可根据本案实施方法中所揭露的系统单芯片和数据烧入方法，做些许的更动与润饰而得到。
[0011]根据本专利技术提出的系统单芯片和数据烧入方法，可在不修改系统单芯片硬件下增加快闪存储器的储存空间，以免除开发新系统单芯片的成本。此外，根据本专利技术提出的系统单芯片和数据烧入方法，系统单芯片的快闪存储器包含内部快闪存储器和外部快闪存储器两部分。外部快闪存储器可随开发专案所需要的空间需求增减，避免不必要的浪费，且外部快闪存储器所储存的代码亦受加密保护。
附图说明
[0012]图1显示根据本专利技术的一实施例所述的一系统单芯片100的方块图。
[0013]图2A
‑
图2B根据本专利技术的一实施例所述的微控制器执行内部快闪存储器和外部快闪存储器所储存数据的流程图。
[0014]图3根据本专利技术的一实施例所述的一数据烧入方法的流程图。
[0015]附图标号
[0016]100：系统单芯片
[0017]110：认证码比较电路
[0018]120：微控制器
[0019]121：随机存取存储器
[0020]130：安全电路
[0021]140：仲裁器
[0022]150：空间分配电路
[0023]160：识别码比较电路
[0024]170：内部快闪存储器
[0025]200：外部快闪存储器
[0026]S210～S290：步骤
具体实施方式
[0027]本章节所叙述的是实施本专利技术的较佳方式，目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，本专利技术的保护范围当视前附的权利要求所界定者为准。
[0028]图1显示根据本专利技术的一实施例所述的一系统单芯片(System on a Chip，SOC)100的方块图。如图1所示，系统单芯片100可包括一认证码比较电路110、一微控制器(Microcontroller，MCU)120、一安全电路130、一仲裁器140、一空间分配电路150、一识别码比较电路160和一内部快闪存储器(flash memory)170。此外，如图1所示，系统单芯片100会耦接一外部快闪存储器200。注意地是，在图1中所示的方块图，仅是为了方便说明本专利技术的实施例，但本专利技术并不以图1为限。
[0029]根据本专利技术一实施例，当有烧入数据要烧入至内部快闪存储器170和外部快闪存储器200时，认证码比较电路110可从微控制器120取得烧入数据中所提供的认证码，并判断
烧入数据是否合法。根据本专利技术的实施例，烧入数据可包含微控制器固件(firmware，FW)代码(MCU FW Code)和用户代码(Customer Code)，但本专利技术不以此为限。
[0030]根据本专利技术一实施例，微控制器120可具有一随机存取存储器(Random Access Memory，RAM)121。微控制器120可将烧入数据中所提供的认证码传送给认证码比较电路110，并从认证码比较电路110接收认证码比较电路110所产生的比较结果。微控制器120可存取经由安全电路130加解密后的数据。此外，微控制器120可从识别码比较电路160取得识别码比较电路160产生的比较结果。
[0031]根据本专利技术一实施例，安全电路130可具有一安全密钥。安全密钥可经由一乱数产生器(图未显示)产生。不同系统单芯片可具有不同的安全密钥。安全密钥仅能由安全电路130进行存取。也就是说，除了安全电路130，系统单芯片100的其他电路和元件都不能存取安全密钥。安全电路130可根据安全密钥，借由一加密演算法(例如：进阶加密标准(Advanced Encryption Standard，AES)演算法、三重数据加密(Triple Data Encryption Algorithm，3DEA)演算法、椭圆曲线加密(Elliptic Curve Cryptography，ECC)演算法、RSA加密演算法，但本专利技术不以此为限)，加密要烧入至内部快闪存储器170和外部快闪存储器200的烧入数据，或解密储存在内部快闪存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统单芯片，其特征在于，包括：一内部快闪存储器；以及一空间分配电路，耦接上述内部快闪存储器和一外部快闪存储器；其中上述空间分配电路根据上述内部快闪存储器的一第一储存空间、上述外部快闪存储器的一第二储存空间和烧入数据的大小，将上述烧入数据烧入至上述内部快闪存储器和上述外部快闪存储器，以及其中在上述系统单芯片的一总体存储器地址中，上述内部快闪存储器和上述外部快闪存储器所对应的存取地址具有连续性。2.如权利要求1所述的系统单芯片，其特征在于，上述烧入数据包括微控制器固件代码和用户代码。3.如权利要求1所述的系统单芯片，其特征在于，更包括：一安全电路，根据一安全密钥加密要烧入至上述内部快闪存储器和上述外部快闪存储器的上述烧入数据，或解密储存在上述内部快闪存储器和上述外部快闪存储器的加密数据。4.如权利要求3所述的系统单芯片，其特征在于，更包括：一识别码比较电路，判断上述外部快闪存储器的一识别码是否合法；以及一仲裁电路，耦接上述识别码比较电路和上述安全电路，以及判断上述安全电路是要存取上述内部快闪存储器或上述外部快闪存储器的数据。5.如权利要求4所述的系统单芯片，其特征在于，更包括：一认证码比较电路，判断上述烧入数据的一认证码是否合法。6.一种数据烧入方法，其特征在于，适用一系统单芯片...

【专利技术属性】
技术研发人员：陈之维，张豪扬，柯保辰，邱俊玮，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：