一种高波长均匀性的倒装Micro-LED芯片结构及其制备方法技术

本发明专利技术涉及一种高波长均匀性的倒装Micro

【技术实现步骤摘要】
一种高波长均匀性的倒装Micro
‑
LED芯片结构及其制备方法


[0001]本专利技术涉及半导体发光器件
，尤其涉及一种高波长均匀性的倒装Micro
‑
LED芯片结构及其制备方法。

技术介绍

[0002]基于III族氮化物半导体的微型发光二极管(Micro
‑
LED)因其高动态范围(HDR)、高亮度、高对比度、宽色域、低功耗及长寿命等优点而被认为是下一代显示技术。
[0003]倒装芯片是Micro
‑
LED芯片所常用的一种芯片结构，相比于水平结构的Micro
‑
LED芯片，倒装Micro
‑
LED芯片具有更好的光提取效率、导热性及电流拓展性能。
[0004]但是，Micro
‑
LED芯片受到量子受限斯塔克效应(QCSE)时会随着注入电流的增加，它会导致发射波长的偏移，从而导致电子
‑
空穴波函数重叠积分的减少。也即随着注入电流的增大，发光峰值波长会发生蓝移，对于用于显示的Micro
‑
LED芯片，这会降低显示的效果，因此如何减小Micro
‑
LED 芯片中的随着注入电流的增大产生的峰值波长蓝移现象是本领域技术人员需要解决的一个问题。

技术实现思路

[0005]针对上述问题，现提供一种高波长均匀性的倒装Micro
‑
LED芯片结构及其制备方法，旨在解决现有技术中倒装Micro
‑<br/>LED芯片随着注入电流的增大出现发光峰值波长蓝移、发光颜色不稳定、显示不理想等问题。
[0006]具体技术方案如下：
[0007]本专利技术的第一个方面是提供一种高波长均匀性的倒装Micro
‑
LED芯片，具有这样的特征，从下至上分别为蓝宝石衬底、u
‑
GaN层、n
‑
GaN层、MQWs 层、p
‑
GaN层、SiO2电流阻挡层、ITO层、DBR层，u
‑
GaN层中阵列式设有拓扑微腔单元，拓扑微腔单元的阵列间距为5～10μm，且每一拓扑微腔单元包括6个横截面呈正三角形的贯穿孔，每一拓扑微腔单元中各贯穿孔呈环形阵列排布，贯穿孔上、下贯穿u
‑
GaN层，且贯穿孔的横截面的边长小于3μm。
[0008]上述的倒装Micro
‑
LED芯片，还具有这样的特征，蓝宝石衬底上阵列式的蚀刻有贯穿蓝宝石衬底的微通孔，微通孔的阵列间距为3～5μm，微通孔的横截面积约为10μm2，微通孔内注入有量子点。
[0009]上述的倒装Micro
‑
LED芯片，还具有这样的特征，微通孔的横截面为三角形、四边形、五边形或六边形中的一种。
[0010]上述的倒装Micro
‑
LED芯片，还具有这样的特征，量子点的材料为 CdSe/CdZnSe。
[0011]上述的倒装Micro
‑
LED芯片，还具有这样的特征，DBR层为广反射角 DBR层，广反射角DBR层由多堆栈结构组成，各堆栈结构均由两种材料组成，其中，第一种材料具有高折射率，第二种材料具有低折射率。
[0012]上述的倒装Micro
‑
LED芯片，还具有这样的特征，高折射率材料采用 TiO2，低折射率材料采用SiO2；广反射角DBR层的总堆栈数为5，总组数为26～30组。
[0013]上述的倒装Micro
‑
LED芯片，还具有这样的特征，广反射角DBR层的各堆栈中两种材料的厚度如下：SiO2(75.39nm)/TiO2(46.34nm)，SiO2(79.68nm) /TiO2(48.97nm)，SiO2(89.10nm)/TiO2(54.76nm)，SiO2(99.38nm)/ TiO2(61.08nm)，SiO2(106.24nm)/TiO2(65.29nm)。
[0014]上述的倒装Micro
‑
LED芯片，还具有这样的特征，倒装Micro
‑
LED芯片的尺寸是：长度为20～40μm，宽度为20～40μm，厚度为4～6μm；广角 DBR层的厚度为1～2μm，u
‑
GaN层的厚度为0.5～1μm，n
‑
GaN层的厚度为 1.4～1.5μm，MQWs层的厚度为0.05～0.06μm，p
‑
GaN层的厚度为0.4～0.5μm， ITO导电层的厚度为0.1～0.2μm，SiO2电流阻挡层的厚度为0.1μm。
[0015]本专利技术的第二个方面是提供一种倒装Micro
‑
LED芯片的制备方法，具有这样的特征，包括如下步骤：
[0016]步骤1、在蓝宝石衬底上生长生长一层u
‑
GaN层结构；
[0017]步骤2、在u
‑
GaN层上旋涂一层光刻胶，再通过曝光、刻蚀、清洗形成拓扑微腔结构；
[0018]步骤3、随后依次在u
‑
GaN层上生长获得n
‑
GaN层、MQWs层、p
‑
GaN 层；
[0019]步骤4、在p
‑
GaN层上覆盖SiO2电流阻挡层，然后在SiO2电流阻挡层上生长形成ITO导电层以及DBR层；
[0020]步骤5、通过刻蚀得到p型电极孔和n型电极孔；
[0021]步骤6、在p型电极孔内沉淀金属形成p电极；在n型电极孔内沉淀SiO2形成SiO2绝缘层，在n型电极孔内沉淀金属(如Cr、Pt、Au、Ni、Al)形成n电极；
[0022]步骤7、形成p焊盘和n焊盘，使p焊盘与p电极连接，n焊盘与n电极连接；
[0023]步骤8、于整个结构层外包覆钝化层，防止红光/绿光/蓝光之间的颜色串扰。
[0024]上述的制备方法，还具有这样的特征，步骤1)中还包括如下步骤：
[0025]11)、在蓝宝石衬底上刻蚀形成微通孔，随后在微通孔中分别注入CdSe 或CdZnSe，以形成量子点。
[0026]上述方案的有益效果是：
[0027]1)本专利技术中在芯片的u
‑
GaN层中设计了拓扑微腔结构，从而利用拓扑微腔结构和DBR之间的Micro
‑
LED芯片外延结构产生光耦合现象，以缓解常规Micro
‑
LED芯片随着注入电流的增大出现发光波长的蓝移现象，从而提高Micro
‑
LED芯片发光的稳定性；
[0028]2)本专利技术中在蓝宝石衬底中刻蚀形成微通孔，随后向微通孔中注入 CdSe/CdZnSe材料，从而通过蓝光激发量子点来产生红光/绿光，以形成红光 Micro
‑
LED芯片或绿光Micro
‑
LED芯片；
[0029]3)本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高波长均匀性的倒装Micro
‑
LED芯片，其特征在于，从下至上分别为蓝宝石衬底、u
‑
GaN层、n
‑
GaN层、MQWs层、p
‑
GaN层、SiO2电流阻挡层、ITO层、DBR层，所述u
‑
GaN层中阵列式设有拓扑微腔单元，所述拓扑微腔单元的阵列间距为5～10μm，且每一所述拓扑微腔单元包括6个横截面呈正三角形的贯穿孔，每一所述拓扑微腔单元中各所述贯穿孔呈环形阵列排布，所述贯穿孔上、下贯穿所述u
‑
GaN层，且所述贯穿孔的横截面的边长小于3μm。2.根据权利要求1所述的倒装Micro
‑
LED芯片，其特征在于，所述蓝宝石衬底上阵列式的蚀刻有贯穿所述蓝宝石衬底的微通孔，所述微通孔的阵列间距为3～5μm，所述微通孔的横截面积约为10μm2，所述微通孔内注入有量子点。3.根据权利要求1所述的倒装Micro
‑
LED芯片，其特征在于，所述微通孔的横截面为三角形、四边形、五边形或六边形中的一种。4.根据权利要求2或3所述的倒装Micro
‑
LED芯片，其特征在于，所述量子点的材料为CdSe/CdZnSe。5.根据权利要求1所述的倒装Micro
‑
LED芯片，其特征在于，所述DBR层为广反射角DBR层，所述广反射角DBR层由多堆栈结构组成，各堆栈结构均由两种材料组成，其中，第一种材料具有高折射率，第二种材料具有低折射率。6.根据权利要求5所述的倒装Micro
‑
LED芯片，其特征在于，高折射率材料采用TiO2，低折射率材料采用SiO2；所述广反射角DBR层的总堆栈数为5，总组数为26～30组。7.根据权利要求6所述的倒装Micro
‑
LED芯片，其特征在于，所述广反射角DBR层的各堆栈中两种材料的厚度如下：SiO2(75.39nm)/TiO2(46.34nm)，SiO2(79.68nm)/Ti...

【专利技术属性】
技术研发人员：周圣军，孙月昌，施浪，
申请(专利权)人：武汉大学，
类型：发明
国别省市：