一种LED外延片、制备方法及电子设备技术

本发明专利技术提供一种LED外延片、制备方法及电子设备，所述LED外延片包括多量子阱层，所述多量子阱层包括交替堆叠的量子阱层及量子垒层，其中，所述量子垒层包括交替排布的第一子层和第二子层，所述第一子层为GaN层，所述第二子层为含Er组分的量子垒子层。通过在量子垒中加入Er组分，以使量子垒层中形成GaN/含Er组分的量子垒子层的超晶格结构，从而提高多量子阱层中对电子的势垒高度，减少了电子的泄漏；并且含Er组分的量子垒子层和所述GaN层可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道,使得外延结构具有更优越的性能及可靠性。外延结构具有更优越的性能及可靠性。外延结构具有更优越的性能及可靠性。

【技术实现步骤摘要】
一种LED外延片、制备方法及电子设备


[0001]本专利技术涉及半导体
，特别涉及一种LED外延片、制备方法及电子设备。

技术介绍

[0002]LED(Light Emitting Diode，发光二极管) 是一种利用载流子复合时释放能量形成发光的半导体器件，具有节能、环保、寿命长等优点，被广泛应用在日常生活中，如普通照明、城市景观照明、交通指示灯、手机、显示屏、汽车用灯等。
[0003]现有的LED结构中外延结构至关重要，其中外延结构主要包括：基片、依次生长在衬底上的缓冲层、三维生长层、二维生长层、GaN层、N型半导体层、量子阱层、电子阻挡层、P型半导体层，其中，多量子阱层由InGaN量子阱层和GaN量子垒层交替层叠组成，在电流作用下，P型半导体层中空穴和N型半导体层中电子经过迁移在量子阱层中进行复合，从而发出相对应的光。
[0004]当前的GaN基LED外延结构主要难点是，由于电子的有效质量相对较小，且迁移速率远大于空穴的迁移速率，此外由于量子阱层中的最后一层垒层与电子阻挡层的晶格常数差异，使得量子阱层与电子阻挡层之间存在极化效应，导致电子阻挡层的能带降低，削弱了其阻挡电子进入P型半导体的能力，从而导致电子与空穴在P型半导体层发生无效的非辐射复合，使得LED的发光效率下降。尤其是在通入大电流的情况下，因极化效应导致电子阻挡层的阻挡电子能力下降会使得LED会出现电子溢流，电子会穿过量子阱层和电子阻挡层进入P型半导体层，从而与空穴在P型半导体层发生非辐射复合，导致LED的发光效率下降。

技术实现思路

[0005]针对现有技术的不足，本专利技术的目的在于提供一种LED外延片、制备方法及电子设备，旨在解决现有技术中的技术问题。
[0006]本专利技术提出一种LED外延片，包括多量子阱层，所述多量子阱层包括交替堆叠的量子阱层及量子垒层，其中，所述量子垒层包括交替排布的第一子层和第二子层，所述第一子层为GaN层，所述第二子层为含Er组分的量子垒子层。
[0007]进一步的，所述多量子阱层包括A个第一周期结构，所述第一周期结构由所述量子阱层及所述量子垒层交替堆叠形成，所述A的取值范围为：1≤A≤13。
[0008]进一步的，所述量子垒层由B层所述第一子层和C层所述第二子层相互层叠组成，其中，B和C的取值范围为：1≤B≤C≤8。
[0009]进一步的，所述第二子层为Er
x
Al
y
In
z
Ga1‑
x
‑
y
‑
z
N，其中，0.1＜x＜0.5、 0.1＜y＜0.9、 0≤z＜0.3、x+y+z≤1、 x＜y。
[0010]进一步的，所述LED外延片还包括：基片，在所述基片上依次沉积有缓冲层、N型GaN层、所述多量子阱层、电子阻挡层以及P型GaN层。
[0011]与现有技术相比，本专利技术的有益效果在于：通过将现有的量子垒层转变成交替排布的GaN层和含Er组分的量子垒子层，并在量子垒中加入Er组分， 以使量子垒层中形成
GaN/含Er组分的量子垒子层的超晶格结构，从而提高多量子阱层中对电子的势垒高度，减少了电子的泄漏；并且含Er组分的量子垒子层和所述GaN层可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道, 使得外延结构具有更优越的性能及可靠性。
[0012]本专利技术还提供了一种LED外延片的制备方法，用于制备上述的LED外延片，所述LED外延片的制备方法包括以下步骤：在沉积多量子阱层的步骤中，交替沉积量子阱层和量子垒层，以形成所述多量子阱层，其中，通过交替沉积GaN层及含Er组分的量子垒子层，以形成所述量子垒层。
[0013]进一步的，还包括以下步骤：提供一基片，并在所述基片上沉积缓冲层；在所述缓冲层上沉积N型GaN层；在所述N型GaN层上沉积所述多量子阱层；在所述多量子阱层上沉积电子阻挡层；在所述电子阻挡层上沉积P型GaN层。
[0014]进一步的，利用MOCVD设备沉积所述多量子阱层，其中，所述MOCVD设备的设备参数为：控制所述基片的温度在第一温度范围，控制所述MOCVD设备的腔体压力为第一压力范围、并控制所述MOCVD设备中承载所述基片的载具转速在第一转速范围，通入第一流量范围的NH3作为氮源，通入第二流量范围的TEGa作为镓源，通入第三流量范围的TMIn作为铟源，通入第四流量范围的TRIPEr作为铒源，通入第五流量范围的TMAl作为铝源。
[0015]进一步的，所述第一温度范围为750
‑
950℃，所述第一压力范围为150
‑
250 torr，所述第一转速范围为400
‑
600转/min，所述第一流量范围为50
‑
200 slm，所述第二流量范围为300
‑
600 sccm，所述第三流量范围为600
‑
2400sccm，所述第四流量范围为300
‑
1300sccm，所述第五流量范围为100
‑
1000sccm，所述量子垒层的单层厚度为3
‑
10 nm。
[0016]本专利技术还提供了一种电子设备，包括上述的LED外延片。
附图说明
[0017]图1为本专利技术第一实施例中的LED外延片的结构示意图；图2为本专利技术第二实施例中的量子垒层的结构示意图；图3为本专利技术第二实施例中LED外延片的制备方法的流程框图；主要元件符号说明：1
‑
基板；2
‑
缓冲层；3
‑ꢀ
N型GaN层；4
‑
多量子阱层、41
‑
量子阱层、42
‑
量子垒层、421
‑
第一子层、422
‑
第二子层；5
‑
电子阻挡层；6
‑ꢀ
P型GaN层；如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0018]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0019]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0020]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及／或”包括一个或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LED外延片，包括多量子阱层，其特征在于，所述多量子阱层包括交替堆叠的量子阱层及量子垒层，其中，所述量子垒层包括交替排布的第一子层和第二子层，所述第一子层为GaN层，所述第二子层为含Er组分的量子垒子层。2.根据权利要求1所述的LED外延片，其特征在于，所述多量子阱层包括A个第一周期结构，所述第一周期结构由所述量子阱层及所述量子垒层交替堆叠形成，所述A的取值范围为：1≤A≤13。3.根据权利要求1所述的LED外延片，其特征在于，所述量子垒层由B层所述第一子层和C层所述第二子层相互层叠组成，其中，B和C的取值范围为：1≤B≤C≤8。4.根据权利要求1所述的LED外延片，其特征在于，所述第二子层为Er
x
Al
y
In
z
Ga1‑
x
‑
y
‑
z
N，其中，0.1＜x＜0.5、 0.1＜y＜0.9、 0≤z＜0.3、x+y+z≤1、 x＜y。5.根据权利要求4所述的LED外延片，其特征在于，所述LED外延片还包括：基片，在所述基片上依次沉积有缓冲层、N型GaN层、所述多量子阱层、电子阻挡层以及P型GaN层。6.一种LED外延片的制备方法，用于制备如权利要求1~5任一项所述的LED外延片，其特征在于，所述LED外延片的制备方法包括以下步骤：在沉积多量子阱层的步骤中，交替沉积量子阱层和量子垒层，以形成所述多量子阱层，其中，通过交替沉积GaN层及含Er组分的量子垒子层，以形成所述量子垒层。7.根据权利要求6所述的LED外延片的制备方法，其特征在于，还包括以下步...

【专利技术属性】
技术研发人员：汤涛，朱江，张铭信，陈铭胜，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：