基于Fin-JFET栅结构HEMT及其制作方法技术

本发明专利技术公开了基于Fin

【技术实现步骤摘要】
基于Fin
‑
JFET栅结构HEMT及其制作方法


[0001]本专利技术涉及微电子与固体电子学
，尤其涉及一种基于Fin
‑
JFET栅结构HEMT及其制作方法。

技术介绍

[0002]III族氮化物属于第三代半导体材料，具有禁带宽度大、电子饱和速度高、且耐高温、耐高压、抗辐射等优良特性，是制备电力电子器件的理想材料。GaN基高电子迁移率晶体管(HEMT)相较于基于Si、GaAs材料的电力电子器件在高温、高频、大功率领域具有更广阔的应用前景。异质结是GaN基HEMT器件的基本结构，由于GaN材料独特的自发极化和压电极化效应，GaN基HEMT器件沟道处天然存在高浓度的二维电子气。P型栅技术是通过在势垒层上生长一层p
‑
GaN来耗尽沟道处的二维电子气，此种方法工艺可控性强，能够大规模重复生产，是极有发展前景的一种增强型制作方法。
[0003]商用p
‑
GaN HEMT器件最常见栅极结构如图1所示，由上至下依次为栅金属/p
‑
GaN/AlGaN/GaN的叠层结构，栅金属与p
‑
GaN之间通常采用肖特基接触，等效电学模型如图1所示，为一个由栅金属和p
‑
GaN构成的肖特基二极管D
SJ
和一个由p
‑
GaN/AlGaN/GaN构成的p
‑
i
‑
n二极管D
pin
背向串联，存在阈值电压低(<2V)，栅压摆幅小，阈值电压易发生漂移等问题。

技术实现思路

[0004]本专利技术的目的在于克服现有技术的问题，提供基于Fin
‑
JFET栅结构HEMT及其制作方法。
[0005]本专利技术的目的是通过以下技术方案来实现的：一种基于Fin
‑
JFET栅结构的HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P
‑
GaN层和栅电极，沟道层与势垒层形成异质结，势垒层具有宽于沟道层的带隙，且异质结界面存在大量二维电子气(2DEG)。沟道层两侧相对生长有源电极和漏电极，源电极、漏电极在垂直方向到达势垒层并贯穿P
‑
GaN层，且源电极、漏电极均为欧姆接触电极。其中，衬底的材质为Si、金刚石、SiC、蓝宝石、GaN中的任意一种；缓冲层为含AlN、AlGaN、GaN、SiN的任意一种或组合；异质结为III族
‑
氮化物系材料，如GaN、AlGaN、InN、AlN、InGaN、InAlGa中的两种或者多种的组合，如AlGaN/GaN、AlInN/GaN、AlGaN/InGaN/GaN或AlGaN/AlN/GaN。
[0006]进一步地，在p
‑
GaN层中通过离子注入形成n
‑
GaN区域，将由栅电极与P
‑
GaN层构成的肖特基二极管等效为pn二极管D
pn
，得到在二极管D
pn
两端并联一由栅极电压控制的常开型Fin
‑
JFET，Fin
‑
JFET一端通过欧姆接触与源电极连接。需要进一步说明的是，本申请在p
‑
GaN层引入了常开型Fin
‑
JFET，即P
‑
GaN层为鳍式结构P
‑
GaN层。
[0007]在一示例中，所述P
‑
GaN层为鳍式结构P
‑
GaN层；在P
‑
GaN层中通过离子注入形成n
‑
GaN区域，n
‑
GaN区域上生长有栅电极，栅电极为n
‑
GaN欧姆接触电极；P
‑
GaN层表面生长有欧姆接触金属电极，该欧姆接触金属电极与源电极相连。本示例中在P
‑
GaN层两侧通过离子注入形成n
‑
GaN区域，两个n
‑
GaN区域上均生长有栅电极。优选地，n
‑
GaN区域深度为60nm
‑
400nm。
[0008]在一示例中，源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
[0009]在一示例中，鳍式结构的长度为60nm
‑
1500nm，高度为60nm
‑
400nm。
[0010]在一示例中，所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合；第二导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合。需要说明的是，欧姆接触金属电极为合金层，因此第一导电材料与第二导电材料的材质不同。
[0011]需要进一步说明的是，上述基于Fin
‑
JFET栅结构的HEMT中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
[0012]本专利技术还包括一种基于Fin
‑
JFET栅结构的HEMT的制作方法，包括以下步骤：
[0013]S1”：在衬底上依次生长缓冲层、沟道层、势垒层；其中，缓冲层为1μm
‑
3μm；沟道层厚300nm；势垒层为10nm
‑
15nm。
[0014]S2”：在势垒层上生长P
‑
GaN层；具体地，在势垒层上生长一层掺杂Mg的GaN层，并对掺杂Mg的GaN帽层进行退火处理，进而实现P
‑
GaN层制作。
[0015]S3”：在P
‑
GaN层表面制作欧姆接触金属电极；具体地，先在P
‑
GaN层表面形成P
‑
GaN欧姆接触区域掩模图形，并通过蒸发方式进行P
‑
GaN欧姆接触电极制作，蒸发完成后进行金属剥离，再进行退火处理，完成欧姆接触金属电极制作。
[0016]S4”：在P
‑
GaN层通过离子注入形成n
‑
GaN区域；先形成n
‑
GaN离子注入区域掩模图形，再经过离子注入处理得到60nm
‑
400nm的n
‑
GaN区域。
[0017]S5”：对P
‑
GaN层进行鳍刻蚀，形成鳍式结构P
‑
GaN层；具体地，先制备宽栅鳍的掩模图形，并对P
‑
GaN层进行台面隔离以及栅鳍刻蚀，得到鳍式结构P
‑
GaN层。
[0018]S6”：制作栅电极；具体地，在鳍式结构P
‑
GaN层上(非n
‑
GaN区域)制作栅电极，先制备覆盖整个栅电极区域的掩模图形，再进行栅金属蒸发，蒸发完成后进行金属剥离，得到完整的栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于Fin
‑
JFET栅结构HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P
‑
GaN层和栅电极，沟道层两侧相对生长有源电极和漏电极，源电极、漏电极均为欧姆接触电极，其特征在于：所述P
‑
GaN层为鳍式结构P
‑
GaN层；在鳍式结构P
‑
GaN层两侧通过离子注入形成n
‑
GaN区域，将由栅电极与P
‑
GaN层构成的肖特基二极管等效为pn二极管Dpn，并在二极管Dpn两端并联一由栅极电压控制的常开型Fin
‑
JFET，Fin
‑
JFET与HEMT共用一个栅极，且Fin
‑
JFET一端连接至pn二极管D
PN
、pin二极管D
pin
之间，另一端通过欧姆接触电极与源电极连接；所述pin二极管D
pin
由P
‑
GaN层、势垒层、沟道层构成。2.根据权利要求1所述的基于Fin
‑
JFET栅结构HEMT，其特征在于：所述n
‑
GaN区域上生长有栅电极，栅电极为n
‑
GaN欧姆接触电极；P
‑
GaN层表面生长有欧姆接触金属电极，欧姆接触金属电极与源电极相连。3.根据权利要求2所述的基于Fin
‑
JFET栅结构HEMT，其特征在于：所述n
‑
GaN区域深度为60nm
‑
400nm。4.根据权利要求2所述的基于Fin
‑
JFET栅结构HEMT，其特征在于：所述源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅...

【专利技术属性】
技术研发人员：王中健，曹远迎，
申请(专利权)人：成都功成半导体有限公司，
类型：发明
国别省市：