基于ScAlN数字合金的极化可调HEMT及其制备方法技术

技术编号:35895200 阅读:18 留言:0更新日期:2022-12-10 10:28
本发明专利技术提供的一种基于ScAlN数字合金的极化可调HEMT及其制备方法,使用MOCVD工艺AlN插入层3上以10个Al(Sc)N双层为周期通过调整ScN层和AlN层组合顺序或/和各自层数生长ScN层和AlN层,形成具有不同极化强度或/和不同组分的ScAlN数字合金势垒层4,本发明专利技术通过调整ScN层和AlN层组合顺序以在ScAlN/GaN异质结界面处产生不同浓度的二维电子气,以使得ScAlN材料在同组分下具有不同的极化强度;同时用过同质外延GaN沟道层的方式降低异质外延产生的位错等缺陷,减小漏电。减小漏电。减小漏电。

【技术实现步骤摘要】
基于ScAlN数字合金的极化可调HEMT及其制备方法


[0001]本专利技术属于半导体
,具体涉及一种基于ScAlN数字合金的极化可调HEMT及其制备方法。

技术介绍

[0002]6G通信使用太赫兹频段信号,在超高频率、超大功率等方面对新一代通信器件提出了更高的要求。目前,以GaN为代表的第三代半导体发展迅速,GaN基异质结由于良好的耐高温特性以及极化产生高浓度、高电子迁移率的二维电子气而在高温、高频、大功率器件中具有广阔的应用前景,GaN基HEMT因较大的禁带宽度、较高的击穿场强以及较大的电子迁移率而成为有望实现6G通信技术的高频、大功率电子器件,拥有巨大的市场应用价值。
[0003]参考图1,现有技术中使用Sc含量在15%至20%之间的ScAlN材料作为势垒层的ScAlN/GaN高电子迁移率晶体管,自下而上,包括衬底、成核层、GaN沟道层、AlN插入层、势垒层,其中势垒层采用Sc组分y在15%
ꢀ‑
20%之间、厚度为1nm

30nm的ScyAl1

yN材料。
[0004]由于器件的高频、大功率要求与ScAlN/GaN异质结界面处二维电子气浓度相关,而现有技术中ScAlN/GaN异质结界面处二维电子气浓度不高,限制了该器件在高频、大功率器件中的应用;并且现有技术的器件中分子束外延生长的ScAlN势垒层在固定Sc含量下可调控维度低,不能满足器件在不同使用场景中对极化强度的不同需求。

技术实现思路

[0005]为了解决现有技术中存在的上述问题,本专利技术提供了一种基于ScAlN 数字合金的极化可调HEMT及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现:
[0006]第一方面,本专利技术提供的一种基于ScAlN数字合金的极化可调HEMT的制备方法包括:
[0007]步骤一:获取GaN衬底1;
[0008]步骤二:使用MOCVD工艺在GaN衬底1上同质外延生长GaN沟道层2;
[0009]步骤三:使用MOCVD工艺在GaN沟道层2上淀积AlN插入层3;
[0010]步骤四:使用MOCVD工艺AlN插入层3上以10个Al(Sc)N层为周期通过调整ScN层和AlN层组合顺序或/和各自层数生长ScN层和AlN层,形成具有不同极化强度或/和不同组分的ScAlN数字合金势垒层4;
[0011]其中,AlN层个数与ScN层个数的倍数决定ScAlN数字合金势垒层4 中Sc组分大小,组合顺序中ScN层之间的距离决定ScAlN数字合金势垒层4的极化强度;
[0012]步骤五:使用MOCVD工艺在ScAlN数字合金势垒层4上生长GaN帽层5;
[0013]步骤六:使用ALD工艺在GaN帽层5上生长SiN钝化层6;
[0014]步骤七:在SiN钝化层6上制作掩膜,使用电子束蒸发技术在绝缘栅介质上生长金属Wu作为栅电极10;
[0015]步骤八:在SiN钝化层6上制作掩膜,使用RIE干法刻蚀技术分别去除左右边缘向内
的SiN钝化层6,并使用离子注入技术向去除SiN钝化层6 的两个欧姆接触区域注入Si离子,形成源极欧姆接触7和漏极欧姆接触8;
[0016]步骤九:使用电子束蒸发技术在两个欧姆接触正上方分别淀积 Ti/Al/Ni/Au金属组合作为源极9和漏极11。
[0017]其中,在步骤四中Sc组分的范围为10%

40%。GaN沟道层2,厚度为 30

300nm;AlN插入层3的厚度为1

4nm;ScAlN数字合金势垒层4的厚度为10

50nm,GaN帽层5,厚度1

10nm;SiN钝化层6,厚度为10

30nm。
[0018]可选的,步骤七中去除左右边缘向内1um宽度的SiN钝化层6。步骤二中同质外延生长GaN沟道层2的工艺条件为:温度1000℃,压强300Torr,镓源流量100sccm,氨气流量20000sccm,氢气流量40000sccm。
[0019]可选的,步骤三淀积AlN插入层3的工艺条件为:温度1050℃,压强 50Torr,铝源流量为20sccm,氨气流量为15000sccm,氢气流量25000sccm。
[0020]可选的,在步骤四中生长ScN层和AlN层的工艺条件为:温度1300℃,压强50Torr,Sc源流量15sccm,Al源流量40sccm,氨气流量20000sccm,氢气流量30000sccm。
[0021]可选的,在步骤五中生长GaN帽层5的工艺条件为:温度1050℃,压强50Torr,镓源流量100sccm,氨气流量20000sccm,氢气流量30000sccm。
[0022]可选的,步骤七中生成生长金属Wu作为栅电极10的工艺条件为:真空度小于3.5*10

4Pa,功率500W,蒸发速率
[0023]第二方面,本专利技术提供的一种基于ScAlN数字合金的极化可调HEMT,使用第一方面的制备方法制备而成。
[0024]本专利技术提供的一种基于ScAlN数字合金的极化可调HEMT及其制备方法,使用MOCVD工艺AlN插入层3上以10个Al(Sc)N双层为周期通过调整ScN层和AlN层组合顺序或/和各自层数生长ScN层和AlN层,形成具有不同极化强度或/和不同组分的ScAlN数字合金势垒层4,本专利技术通过调整ScN层和AlN层组合顺序以在ScAlN/GaN异质结界面处产生不同浓度的二维电子气,以使得ScAlN材料在同组分下具有不同的极化强度;同时用过同质外延GaN沟道层的方式降低异质外延产生的位错等缺陷,减小漏电。
[0025]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0026]图1是传统ScAlN/GaN高电子迁移率晶体管的结构图;
[0027]图2是本专利技术实施例提供的一种基于ScAlN数字合金的极化可调 HEMT制备方法的流程示意图;
[0028]图3是本专利技术实施例提供的30种ScAlN数字合金示意图;
[0029]图4是本专利技术实施例提供的周期厚度为2.6nm数字合金原子示意图;
[0030]图5是本专利技术实施例提供的10%

40%Sc组分下,ScAlN数字合金结构极化强度示意图;
[0031]图6是本专利技术实施例提供的一种基于ScAlN数字合金的极化可调 HEMT制备方法的过程示意图;
[0032]图7是本专利技术实施例提供的基于ScAlN数字合金的极化可调HEMT的结构示意图。
具体实施方式
[0033]下面结合具体实施例对本专利技术做进一步详细的描述,但本专利技术的实施方式不限于此。
[0034]如图2所示,本专利技术提供的一种基于ScAlN数字合金的极化可调HEMT 的制备方法包括:
[0035]步骤一:获取GaN衬底1;
[003本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于ScAlN数字合金的极化可调HEMT的制备方法,其特征在于,包括:步骤一:获取GaN衬底(1);步骤二:使用MOCVD工艺在GaN衬底(1)上同质外延生长GaN沟道层(2);步骤三:使用MOCVD工艺在GaN沟道层(2)上淀积AlN插入层(3);步骤四:使用MOCVD工艺AlN插入层(3)上以10个Al(Sc)N层为周期通过调整ScN层和AlN层组合顺序或/和各自层数生长ScN层和AlN层,形成具有不同极化强度或/和不同组分的ScAlN数字合金势垒层(4);其中,所述AlN层个数与ScN层个数的倍数决定ScAlN数字合金势垒层(4)中Sc组分大小,组合顺序中ScN层之间的距离决定ScAlN数字合金势垒层(4)的极化强度;步骤五:使用MOCVD工艺在ScAlN数字合金势垒层(4)上生长GaN帽层(5);步骤六:使用ALD工艺在GaN帽层(5)上生长SiN钝化层(6);步骤七:在SiN钝化层(6)上制作掩膜,使用电子束蒸发技术在绝缘栅介质上生长金属Wu作为栅电极(10);步骤八:在SiN钝化层(6)上制作掩膜,使用RIE干法刻蚀技术分别去除左右边缘向内的SiN钝化层(6),并使用离子注入技术向去除SiN钝化层(6)的两个欧姆接触区域注入Si离子,形成源极欧姆接触(7)和漏极欧姆接触(8);步骤九:使用电子束蒸发技术在两个欧姆接触正上方分别淀积Ti/Al/Ni/Au金属组合作为源极(9)和漏极(11)。2.根据权利要求1所述的极化可调HEMT的制备方法,其特征在于,在步骤四中Sc组分的范围为10%

40%。3.根据权利要求1所述的极化可调HEMT的制备方法,其特征在于,所述GaN沟道层(2),厚度为30

300nm;所述AlN插入层(3)的厚度为1

4nm;所述ScAlN数字合...

【专利技术属性】
技术研发人员:朱家铎尚蔚许晟瑞张雅超张金风张进成郝跃
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1